利用Pspice通用測(cè)試電路實(shí)現(xiàn)關(guān)鍵參數(shù)的模擬（上）

在過(guò)去幾年中，Spice模型得到了廣泛的應(yīng)用。一方面，IC制造商努力向客戶(hù)提供精確的模型；另一方面，系統(tǒng)設(shè)計(jì)工程師日益要求采用更加精確的模型，這也促進(jìn)了Spice宏模型的創(chuàng)新。許多IC公司都自詡擁有最棒的或者具備革命性新特性的模型，但他們往往未能向用戶(hù)提供用于驗(yàn)證其宏模型精確度的測(cè)試電路。最常用的模型要算運(yùn)算放大器宏模型，精確的運(yùn)算放大器宏模型非常有用，但對(duì)于一般用戶(hù)而言，使用這種模型會(huì)帶來(lái)嚴(yán)重的問(wèn)題。

大多數(shù)系統(tǒng)設(shè)計(jì)工程師在將運(yùn)算放大器宏模型實(shí)現(xiàn)到一個(gè)綜合性電路中之前，都會(huì)對(duì)其進(jìn)行測(cè)試。然而不幸的是，面對(duì)錯(cuò)誤的模擬結(jié)果，系統(tǒng)設(shè)計(jì)師會(huì)直接向IC制造商的應(yīng)用工程師抱怨，他們開(kāi)發(fā)的模型毫無(wú)用處，而當(dāng)IC制造商的應(yīng)用工程師試圖了解模型運(yùn)行的具體情況時(shí)，得到的回答卻是“哦，在采用貴方競(jìng)爭(zhēng)對(duì)手提供的另一種模型時(shí)，我的電路就能得出正確的結(jié)果。”

事實(shí)是，每一種模型都不盡相同，有的可能不能支持某個(gè)特定設(shè)置。因此，我認(rèn)為，最好的辦法不是弄清楚各個(gè)運(yùn)算放大器宏模型存在的缺陷，而是提供一套能夠支持任何運(yùn)算放大器宏模型的電路，也就是提供一套面向各種運(yùn)算放大器宏模型的通用測(cè)試電路。

宏模型的區(qū)別主要在于其測(cè)試參數(shù)的復(fù)雜程度，模型的任務(wù)是模擬運(yùn)算放大器認(rèn)為與應(yīng)用相關(guān)的參數(shù)。例如，對(duì)于軌對(duì)軌輸出運(yùn)算放大器，用戶(hù)需要測(cè)試并驗(yàn)證輸出飽和電壓與負(fù)載電流的關(guān)系。同樣地，低噪聲放大器應(yīng)該有一個(gè)至少能模擬電壓噪聲的模型。除了它們之間的差異，各種放大器宏模型也可以模擬一些相同的參數(shù)。在執(zhí)行模擬時(shí)，往往是從下面這些最值得關(guān)注的參數(shù)開(kāi)始。

開(kāi)環(huán)增益和相位容限

系統(tǒng)設(shè)計(jì)師在評(píng)估其放大器宏模型的性能時(shí)，一般首先會(huì)測(cè)試其開(kāi)環(huán)增益與頻率的關(guān)系。這個(gè)測(cè)試非常重要，因?yàn)樵O(shè)計(jì)師可以利用一個(gè)簡(jiǎn)單的小電路，了解模型的DC增益、-3dB頻率、交叉頻率(如果是電壓反饋放大器，則為增益帶寬積)和相位容限。

圖1a所示為測(cè)試電路，RC網(wǎng)絡(luò)確保在適當(dāng)?shù)腄C電壓下產(chǎn)生輸出偏流。在較高頻率下，電容會(huì)將倒相輸入短路接地，使運(yùn)算放大器處于開(kāi)環(huán)狀態(tài)。這個(gè)電路采用了一個(gè)較大的電容，以盡快降低增益(f=2πRC)。因此，即便被測(cè)運(yùn)算放大器的主極點(diǎn)頻率極低，用戶(hù)也可以模擬并實(shí)現(xiàn)平穩(wěn)的變化，滾降速率為20dB/十倍頻程。

在測(cè)試開(kāi)環(huán)增益和相位時(shí)，用戶(hù)選擇的頻率范圍應(yīng)當(dāng)高于放大器的單位增益帶寬。在使用軌對(duì)軌輸出模型時(shí)，用戶(hù)必須向測(cè)試電路施加數(shù)據(jù)表中規(guī)定的負(fù)載，否則模擬結(jié)果可能發(fā)生錯(cuò)誤，尤其是DC增益(AOL=gmRL)。

圖1a：開(kāi)環(huán)增益和相位測(cè)試電路

圖1b：開(kāi)環(huán)增益和相位模擬

圖1c：開(kāi)環(huán)增益和相位測(cè)試結(jié)果

壓擺率

壓擺率是一個(gè)放大器速度參數(shù)，所有模型都應(yīng)當(dāng)能夠模擬這個(gè)參數(shù)。壓擺率等于尾電流與補(bǔ)償電容的比值。根據(jù)所用的宏模型，用戶(hù)可以將決定壓擺率的電容置于輸入端口或者一個(gè)單獨(dú)的網(wǎng)絡(luò)中。

我們已經(jīng)知道Idt=Cdv這個(gè)關(guān)系，因此，可以直接利用圖2a所示電路，根據(jù)輸出值計(jì)算出壓擺率。用戶(hù)只需要利用插入命令，在探針屏幕上顯示的輸出電壓值之前，鍵入字母“d”。

在執(zhí)行壓擺率模擬時(shí)，請(qǐng)確保將模型設(shè)置為瞬態(tài)，使輸入信號(hào)具備足夠快的上升時(shí)間和下降時(shí)間，不會(huì)對(duì)壓擺率造成限制。同時(shí)，用戶(hù)必須根據(jù)運(yùn)算放大器的速率，選擇相應(yīng)的輸入信號(hào)頻率。輸入信號(hào)頻率過(guò)高會(huì)導(dǎo)致收斂問(wèn)題。

圖2a：壓擺率測(cè)試電路

圖2b：壓擺率模擬

CMRR和PSRR

雖然有的模型不能模擬這兩個(gè)參數(shù)，但這兩個(gè)參數(shù)很重要。通常，共模抑制比(CMRR)和電源抑制比(PSRR)模擬電路由一個(gè)簡(jiǎn)單的RC網(wǎng)絡(luò)、一個(gè)電阻分壓器和一個(gè)電壓控制電源構(gòu)成，用戶(hù)可以在模型中輕松實(shí)現(xiàn)這兩個(gè)參數(shù)。

在非倒相配置中，由于調(diào)制器的存在，CMRR變得尤為重要。此外，如果某個(gè)應(yīng)用的電源容易受到干擾，那么PSRR就非常重要。

借助圖3和圖4所示測(cè)試電路，用戶(hù)可以模擬這兩個(gè)參數(shù)。如果正確地模擬了這兩個(gè)參數(shù)，那么極點(diǎn)和零點(diǎn)位置應(yīng)當(dāng)與數(shù)據(jù)表中的曲線(xiàn)圖相一致。

圖3a：CMRR測(cè)試電路

圖3b：CMRR響應(yīng)與信號(hào)頻率關(guān)系模擬

圖4a：PSRR測(cè)試電路

圖4b：PSRR響應(yīng)與信號(hào)頻率關(guān)系模擬

輸出阻抗

通常，數(shù)據(jù)表中不包含這個(gè)參數(shù)，但有時(shí)候必須測(cè)試這個(gè)參數(shù)。如果正確地實(shí)現(xiàn)了模擬，用戶(hù)可以通過(guò)輸出阻抗更加精確地計(jì)算出放大器在驅(qū)動(dòng)電容性負(fù)載時(shí)的穩(wěn)定時(shí)間。

在設(shè)計(jì)旨在實(shí)現(xiàn)穩(wěn)定性的補(bǔ)償方案時(shí)，也需要根據(jù)輸出阻抗計(jì)算出適當(dāng)?shù)脑?。借助這個(gè)圖5的測(cè)試電路，用戶(hù)可以在頻域內(nèi)使用3種不同的增益值，模擬相應(yīng)的輸出阻抗。輸出電壓與1A電源電流的比值即為輸出阻抗。

圖5a. 輸出阻抗測(cè)試電路，增益分別為1、10和100

圖5b. 輸出阻抗模擬

電壓和電流噪聲

在放大器宏模型設(shè)計(jì)改進(jìn)方面，電壓和電流噪聲的改善較為顯著。借助當(dāng)前的一些模型，用戶(hù)可以利用其閃爍噪聲(flicker noise)組件模擬電壓噪聲，也可以精確地模擬電流噪聲。在宏模型中實(shí)現(xiàn)噪聲模擬并不需要消耗太多的運(yùn)算能力或模擬時(shí)間，這個(gè)任務(wù)的難點(diǎn)在于用戶(hù)必須使用正確的等式才能使電壓噪聲密度曲線(xiàn)具備類(lèi)似于數(shù)據(jù)表曲線(xiàn)圖的1/f拐點(diǎn)。

利用重對(duì)數(shù)尺度(log log scale)上的電壓輸出器(電源電壓為0伏特)輸出值，用戶(hù)可以輕松測(cè)試電壓噪聲密度。用戶(hù)還可以利用這個(gè)電路，在非倒相輸入端串聯(lián)一個(gè)100kΩ的電阻，模擬電流噪聲密度。請(qǐng)務(wù)必將探針窗口(probe window)中顯示的測(cè)得結(jié)果除以100E3，或者用戶(hù)選用的其它電阻值。選用的電阻值越高，產(chǎn)生的電流噪聲越顯著，相比之下，電壓噪聲和熱噪聲變得微不足道。

請(qǐng)務(wù)必在Pspice的分析設(shè)置窗口中指定輸出電壓。在圖6a所示例子中，輸出電壓為VOUT(伏特)、輸入電壓為VIN，并選中了“啟用噪聲”復(fù)選框。

圖6a：電壓噪聲密度測(cè)試電路

圖6b：電壓噪聲密度模擬

圖7a：電流噪聲密度測(cè)試電路

圖7b：電流噪聲密度模擬