柵格與分辨率：定義IC設計中兩個相近的術(shù)語

　 術(shù)語“柵格”和“分辨率”的混淆和相互替換，對DSM（深亞微米）和亞波長半導體設計的生產(chǎn)、可靠性和制造，已經(jīng)形成巨大的消極影響。

　　近來混淆兩個截然不同術(shù)語的趨勢，對DSM（深亞微米）和亞波長半導體設計的生產(chǎn)、可靠性和制造，已經(jīng)形成巨大的消極影響。對于結(jié)構(gòu)設計數(shù)據(jù)庫，混淆和交換術(shù)語“柵格”和“分辨率”成為趨勢。

　　分辨率涉及結(jié)構(gòu)設計數(shù)據(jù)庫存儲的最小單元。對標準GDSII（圖形設計系統(tǒng)II）流文件，米制設計的分辨率為0.001微米。相對比，柵格涉及版面設計師布版過程中排列目標的柵格最小斜度。柵格為分辨率的整數(shù)倍。此外，柵格大小與制造設計掩模的最小化電子束點大小成比例。在典型的130或90nm設計中，柵格典型為0.01微米——為分辨率的10倍。

　　大多數(shù)工藝流程設計規(guī)則文檔指定工作柵格，確保與掩模生成過程兼容。固有的數(shù)據(jù)庫分辨率通常未指明，且假定為GDSII或OASIS數(shù)據(jù)庫。制造過程流程假定數(shù)據(jù)出現(xiàn)在設計柵格的所有邊緣和高點。結(jié)果，信息傳輸?shù)剿性O計報告都提及的MDP（掩模數(shù)據(jù)準備）階段。

　　歷史上，版面工程師和那些熟悉全套設計規(guī)則的工程師開發(fā)了大多數(shù)制版工具。但現(xiàn)在
沒有完全明白柵格參數(shù)工程需求的軟件開發(fā)者，開發(fā)出許多可下載的構(gòu)造技術(shù)文件。結(jié)果，多數(shù)定制印制板和IP（知識產(chǎn)權(quán)）設計技術(shù)文件設置柵格參數(shù)與0.001微米的分辨率參數(shù)一致。由于良好的分辨率和裝配了大量物體，重畫和縮放時間增加。這個增加立即影響了參數(shù)設置，降低了設計能力。

　　更悲慘的結(jié)果是當邊緣不在柵格上時，DRC失敗（設計規(guī)則檢查）。查證和MDP程序?qū)⒃O計數(shù)據(jù)對齊到固有柵格，增加或減少印制板物體的寬度或間距。這個調(diào)整可以導致IC設計功能和運轉(zhuǎn)的改變。

　　許多新型DFM（面向制造的設計）工具實現(xiàn)RET/OPC（分辨率增強技術(shù)/光學相位修正）應用，也假定柵格參數(shù)涉及掩模制造工藝，且與數(shù)據(jù)庫的分辨率不同。例如，DFM工具通過移動設計的邊緣和高點增加印制板間距。如果數(shù)據(jù)不在柵格——例如，柵格為0.01微米的整數(shù)倍，但器件位于0.014微米——間距改變也許不善改變解決間距問題。此外，當給設計增加新拐角走線或人造線時，它們位于掩模柵格上。當設計沒有位于同一柵格上時，新OPC器件或者沒有從現(xiàn)有結(jié)構(gòu)延伸到全距離，或者沒有在OPC器件和設計器件之間沒有缺口。結(jié)果，這種情形極大地減少了OPC偏離柵格數(shù)據(jù)的改進。

　　對DSM的裝配和最終發(fā)布及亞波長設計，整理IP，在MDP和RET相位設計前使其與掩模制造柵格兼容是重要的。IP的確認、定制模塊和Pcell，必須完整地依從實際掩模轉(zhuǎn)換的數(shù)據(jù)庫，而不僅是設計的工作數(shù)據(jù)。