基于軟件無(wú)線電的通信系統(tǒng)試驗(yàn)平臺(tái)的設(shè)計(jì)實(shí)現(xiàn)，軟硬件原理、架構(gòu)

項(xiàng)目背景及可行性分析

1.項(xiàng)目名稱、項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況

項(xiàng)目題目：基于軟件無(wú)線電的通信系統(tǒng)試驗(yàn)平臺(tái)

針對(duì)目前高校在通信原理課程教學(xué)中普遍缺少相應(yīng)的實(shí)踐環(huán)節(jié)，從而導(dǎo)致學(xué)生對(duì)該課程的基本原理和基本概念理解困難。因此，本項(xiàng)目計(jì)劃設(shè)計(jì)一套通信原理實(shí)驗(yàn)平臺(tái)，使學(xué)生在實(shí)踐過(guò)程中加深對(duì)課程的理解。本項(xiàng)目設(shè)計(jì)的目標(biāo)：為高校提供一套適合本科生進(jìn)行通信原理實(shí)驗(yàn)且價(jià)格低廉能夠大面積推廣的通信原理綜合實(shí)驗(yàn)平臺(tái)。學(xué)習(xí)通信原理課程的本科生可以利用本系統(tǒng)進(jìn)行通信實(shí)驗(yàn)，對(duì)課程學(xué)習(xí)中遇到的原理和概念加深理解。另外，本系統(tǒng)將提供一個(gè)開(kāi)放接口，可以使學(xué)生利用本系統(tǒng)對(duì)通信原理進(jìn)行深入的研究，實(shí)現(xiàn)更復(fù)雜的算法。

本項(xiàng)目為一個(gè)基于 DSP 和 FPGA 的軟件無(wú)線電實(shí)驗(yàn)平臺(tái)。是由可編程器件 DSP 和可重構(gòu)邏輯器件 FPGA 搭建而成的，可提供了一個(gè)良好的數(shù)字無(wú)線通信環(huán)境，可以將多種調(diào)制解調(diào)算法在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)，并能實(shí)現(xiàn)多種模式之間的切換。為學(xué)生可能通過(guò)自主編程來(lái)實(shí)現(xiàn)通信系統(tǒng)的相關(guān)功能，有助于學(xué)習(xí)和鞏固相關(guān)知識(shí)。

本項(xiàng)目正處于需求理解和分析階段。結(jié)合我們自身的學(xué)習(xí)經(jīng)驗(yàn)以及走訪相關(guān)教師，了解通信原理課程對(duì)本實(shí)驗(yàn)平臺(tái)的要求，為下一階段的概要設(shè)計(jì)提供基礎(chǔ)。

2.項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)的論述

本項(xiàng)目利用軟件無(wú)線電的設(shè)計(jì)思想，在一套硬件系統(tǒng)上完成多種調(diào)制解調(diào)、信道編解碼等不同通信體制的實(shí)驗(yàn)。采用模塊化設(shè)計(jì)方法，通過(guò)對(duì)模塊的靈活配置實(shí)現(xiàn)不同的通信系統(tǒng)原型。

本項(xiàng)目的創(chuàng)新點(diǎn)主要體現(xiàn)在：

1. 采用軟件無(wú)線電的設(shè)計(jì)思想，減少了硬件開(kāi)銷，降低了設(shè)備成本。其充分利用了FPGA的靈活性和通用性來(lái)實(shí)現(xiàn)無(wú)線電系統(tǒng)的可重新編程和可重構(gòu)等特點(diǎn)，降低了平臺(tái)搭建及操作的復(fù)雜性，較容易被學(xué)生所理解和進(jìn)一步進(jìn)行功能重構(gòu)和拓展。即在一個(gè)精簡(jiǎn)的平臺(tái)下即可實(shí)現(xiàn)軟件無(wú)線電的基本概念。硬件投入小，實(shí)現(xiàn)較多功能。
2. 采用模塊化的設(shè)計(jì)方法，將一個(gè)通信系統(tǒng)按信號(hào)流方向分解為幾個(gè)模塊，如編碼模塊、調(diào)制模塊、波形成型模塊等。即可對(duì)各模塊單獨(dú)進(jìn)行演示和驗(yàn)證。也可通過(guò)對(duì)各模塊的選擇，搭建成不同體制的通信系統(tǒng)。
3. 提供開(kāi)放的接口，可以方便學(xué)生利用本實(shí)驗(yàn)平臺(tái)展開(kāi)對(duì)通信系統(tǒng)的進(jìn)一步研究。學(xué)生可設(shè)計(jì)自己的模塊來(lái)替代實(shí)驗(yàn)平臺(tái)提供的現(xiàn)成模塊，實(shí)現(xiàn)自己的想法。

3.技術(shù)成熟性和可靠性論述

隨著技術(shù)的變化和應(yīng)用的擴(kuò)展，在軟件無(wú)線電系統(tǒng)中采用 DSP 和 FPGA 的數(shù)字信號(hào)處理系統(tǒng)顯示出其優(yōu)越性，正愈來(lái)愈受到人們的重視。目前通用的 DSP 已能滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址方式靈活和通信性能強(qiáng)大等需求，但是對(duì)于運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單的底層信號(hào)處理算法則顯示不出其優(yōu)點(diǎn)，適合采用 FPGA 硬件來(lái)實(shí)現(xiàn)。因此，采用 DSP 和 FPGA 的數(shù)字信號(hào)處理系統(tǒng)可以把兩者的優(yōu)點(diǎn)結(jié)合在一起，兼顧速度和靈活性，既能滿足底層信號(hào)處理需求，又能滿足高層信號(hào)處理需求。

DSP 和 FPGA 系統(tǒng)最大的優(yōu)點(diǎn)是結(jié)構(gòu)靈活，有很強(qiáng)的通用性，適合于模塊化標(biāo)準(zhǔn)化設(shè)計(jì)，從而能夠提高算法效率；同時(shí)其開(kāi)發(fā)周期較短，系統(tǒng)容易維護(hù)和擴(kuò)展，適合實(shí)時(shí)信號(hào)處理。

綜合以上分析，本項(xiàng)目計(jì)劃設(shè)計(jì)一套完整的基于FPGA+DSP的通信系統(tǒng)實(shí)驗(yàn)平臺(tái)是可行的.

項(xiàng)目實(shí)施方案

1.方案基本功能框圖及描述

軟件無(wú)線電的基本思想是：構(gòu)造一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來(lái)完成，并使寬帶 A/D和 D/A轉(zhuǎn)換器盡可能靠近天線，以研制出具有高度靈活性、開(kāi)放性的新一代無(wú)線通信系統(tǒng)。理想軟件無(wú)線電的組成結(jié)構(gòu)如下圖所示。

圖一 軟件無(wú)線電模型

本項(xiàng)目為一個(gè)基于 DSP 和 FPGA 的軟件無(wú)線電實(shí)驗(yàn)平臺(tái).是由可編程器件 DSP 和可重構(gòu)邏輯器件 FPGA 搭建而成的，可提供了一個(gè)良好的數(shù)字無(wú)線通信環(huán)境,可以將多種調(diào)制解調(diào)算法在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)，并能實(shí)現(xiàn)多種模式之間的切換，即通信模式之間的可重構(gòu)操作。為學(xué)生可能過(guò)自主編程來(lái)實(shí)現(xiàn)無(wú)線電系統(tǒng)的相關(guān)功能,有助于學(xué)習(xí)和鞏固相關(guān)知識(shí).

本實(shí)驗(yàn)平臺(tái)的硬件系統(tǒng)框圖見(jiàn)下圖:

圖二 DSP和 FPGA 硬件系統(tǒng)框圖

軟件無(wú)線電系統(tǒng)中的各種信號(hào)處理算法是基于 DSP 和 FPGA 的通用硬件平臺(tái)來(lái)實(shí)現(xiàn)的；而在軟件方面，為了以盡可能少的資源實(shí)現(xiàn)各種算法，我們將各種工作模式采用統(tǒng)一的實(shí)現(xiàn)結(jié)構(gòu)，其實(shí)現(xiàn)流程如圖三和圖四所示。首先信息數(shù)據(jù)接口進(jìn)入 DSP 進(jìn)行信源預(yù)處理，包括所需的各種編碼、交織和擾碼等；然后信息送 FPGA完成相位調(diào)制和 DDS 以獲得所需的調(diào)制輸出，接收端經(jīng)寬帶 A/D 采樣后的數(shù)據(jù)送 FPGA 完成數(shù)字下變頻，然后數(shù)據(jù)送 DSP 完成基帶碼流的處理，包括同步提取、基帶解調(diào)和譯碼、去交織、解擾等，同時(shí) DSP 還將相位誤差信號(hào)送 FPGA 以控制DDC。因此，不同的工作模式對(duì)應(yīng)的只是軟件算法的不同。

圖三 不同模式信號(hào)發(fā)送處理軟件統(tǒng)一實(shí)現(xiàn)流程

圖四 不同模式信號(hào)接收處理軟件統(tǒng)一實(shí)現(xiàn)流程

2. 方案實(shí)施過(guò)程中需要開(kāi)發(fā)的模塊

本平臺(tái)中DSP 和 FPGA 硬件系統(tǒng)在軟件無(wú)線電中的應(yīng)用，按功能劃分，其模塊化，標(biāo)準(zhǔn)化的硬件接口如下圖所示，各功能單元的主要功能有:

1. 配置數(shù)據(jù)及程序數(shù)據(jù)存儲(chǔ)單元(SRAM、EPROM);
2. 數(shù)字信號(hào)處理單元(DSP);
3. 配置硬件單元(FPGA);
4. 數(shù)據(jù)接口單元(高速 AD、DA、濾波器);
5. 數(shù)字接口單元;
6. 控制接口單元.

DSP 和 FPGA實(shí)驗(yàn)平臺(tái)軟件部分,即實(shí)驗(yàn)平臺(tái)中信號(hào)處理模塊的算法,是根據(jù)具體的調(diào)制解調(diào)方式來(lái)確定的，由于本系統(tǒng)采用通用的可編程硬件平臺(tái)實(shí)現(xiàn)，要增加新的信號(hào)處理方式而無(wú)須改變系統(tǒng)的硬件結(jié)構(gòu)，只要將軟件算法重新下載到硬件系統(tǒng)中即可；同時(shí)控制邏輯也可以通過(guò)編寫(xiě)軟件的方式來(lái)實(shí)現(xiàn)，系統(tǒng)的控制十分自由。這些都充分體現(xiàn)了軟件無(wú)線電系統(tǒng)特有的靈活性。

QPSK 和 MSK 是目前應(yīng)用非常廣泛、具有典型代表性的兩種調(diào)制解調(diào)方式，下面以這兩種模式來(lái)討論是如何在 DSP 和 FPGA 實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)的。

1. QPSK在 DSP 和 FPGA 實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)的框圖如下圖所示。

(a) QPSK調(diào)制

(b) QPSK解調(diào)

圖五 QPSK調(diào)制解調(diào)原理框圖

QPSK 主要工作過(guò)程如下：在發(fā)送端，二進(jìn)制信息流首先進(jìn)行串并轉(zhuǎn)換，分成 I、Q兩路，完成信息編碼和相位映射，將信息映射到 QPSK相應(yīng)的信號(hào)星座點(diǎn)上去，然后 I(t)和 Q(t)分別進(jìn)入乘法器，與載波發(fā)生器輸出的相互正交兩路載波相乘，完成兩個(gè)支路的 BPSK 調(diào)制，再將這兩支路送入加法器相加，完成 QPSK 調(diào)制過(guò)程；在接收端，已調(diào)的 QPSK 信號(hào)經(jīng)過(guò) A/D 采樣后，送入乘法器進(jìn)行相干解調(diào)，而后將信號(hào)送入兩個(gè)低通濾波器，濾掉高頻分量，濾出所需要的基帶信號(hào)，接著對(duì)基帶信號(hào)進(jìn)行采樣判決和并串轉(zhuǎn)換，最后得到解調(diào)后恢復(fù)的信息碼流。

(2) MSK在 DSP 和 FPGA 實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)的框圖如下圖所示。

(a) MSK 調(diào)制

(b) MSK 解調(diào)

圖六 MSK 調(diào)制解調(diào)原理框圖

MSK 的工作過(guò)程如下: 在發(fā)送端，串并轉(zhuǎn)換后的二路并行雙極性不歸零碼，相互間錯(cuò)開(kāi)一個(gè)碼元寬度 T，然后分別與周期為 4T 的正弦波和余弦波相乘進(jìn)行脈沖整形，最后和 QPSK 一樣調(diào)制輸出，這樣就保證了 MSK 信號(hào)是包絡(luò)恒定、相位連續(xù)和調(diào)制指數(shù)（0.5）最小的正交信號(hào)；在接收端，MSK 信號(hào)采用相干解調(diào)方式，這時(shí)可將 MSK 信號(hào)看成是采用正弦脈沖加權(quán)的 OQPSK 信號(hào)，同樣分成兩路來(lái)恢復(fù)信息，如圖六（b）所示。

由于我們采用統(tǒng)一的硬件平臺(tái)，軟件方面采用相同的實(shí)現(xiàn)流程，因此，模塊功能的切換僅對(duì)應(yīng)于 DSP 中相關(guān)算法軟件的切換，這使模塊的功能多樣化成為可能。

以上是預(yù)期計(jì)劃中實(shí)現(xiàn)的基本模塊，在設(shè)計(jì)的實(shí)現(xiàn)過(guò)程中可能按照實(shí)際需要還要臨時(shí)添加一些需要模塊以及需要用到一些連接各模塊之間的連接和控制模塊。

3.需要的開(kāi)發(fā)平臺(tái)

根據(jù)計(jì)劃可以看出，本系統(tǒng)是用于大規(guī)模的數(shù)字信號(hào)處理，所以對(duì)FPGA的性能和資源的要求比較高，而且同時(shí)還需要高性能的A/D、D/A。所以目前我們暫時(shí)選定Spartan 3E初級(jí)板作為我們的實(shí)驗(yàn)平臺(tái),以及相關(guān)開(kāi)發(fā)環(huán)境ISE軟件及相關(guān)附帶仿真開(kāi)發(fā)軟件。

4.系統(tǒng)最終要達(dá)到的性能指標(biāo)

本項(xiàng)目預(yù)期完成從硬件和軟件兩方面建立了完整的基于 DSP 和 FPGA 的軟件無(wú)線電平臺(tái)，使其可以完成不同調(diào)制方式通信,實(shí)現(xiàn)多模式數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等,使平臺(tái)可以充分體現(xiàn)了軟件無(wú)線電系統(tǒng)的靈活性、開(kāi)放性和兼容性等特點(diǎn)。