高速PCI信號采集卡設(shè)計與實現(xiàn)綜合實例之：設(shè)計需求分析與功能定義

13.1設(shè)計需求分析與功能定義

為了更好地分析信號采集系統(tǒng)的設(shè)計需求，獲得正確的系統(tǒng)功能定義，首先來分析信號及信號采集系統(tǒng)的基本構(gòu)成。

13.1.1信號與信號采集系統(tǒng)

信號一般可以分為模擬信號和數(shù)字信號，在信號采集中常常稱為模擬量和數(shù)字量。根據(jù)信號存在形式的差異，又可以將模擬信號分為直流信號、時域信號和頻域信號，將數(shù)字信號分為開關(guān)信號和脈沖序列。

信號采集系統(tǒng)是將目標(biāo)信號進(jìn)行采集、處理并存儲，形成計算機(jī)可以處理的數(shù)據(jù)格式，并最終進(jìn)行各種形式輸出的系統(tǒng)。典型的信號采集系統(tǒng)主要包含3個部分，即信號輸入單元、信號處理單元和信號輸出單元。

如圖13.1所示為典型的信號采集系統(tǒng)的框圖。

1．信號輸入單元

信號輸入單元是接收信號源并將信號進(jìn)行初步處理，形成數(shù)字信號的單元。對于模擬信號，一般需要進(jìn)行信號調(diào)理及A/D轉(zhuǎn)換。對于數(shù)字信號，一般進(jìn)行數(shù)據(jù)寬度、時鐘域變換等處理。

2．信號處理單元

信號處理單元是將信號輸入單元輸出的數(shù)字信號進(jìn)行一系列處理的單元。一般使用CPLD/FPGA、DSP或者ASIC等單元進(jìn)行信號處理。根據(jù)信號形式的不同，信號處理需要完成的工作也大不相同。

圖13.1典型信號采集系統(tǒng)框圖

3．信號輸出單元

信號輸出單元是將信號處理單元處理后的信號通過各種接口輸出。一般可以通過USB、網(wǎng)絡(luò)、ISA或者PCI總線等接口輸出處理后的信號。

4．其他單元

此外，為了滿足系統(tǒng)穩(wěn)定運行，一個信號采集系統(tǒng)往往還包含數(shù)據(jù)緩沖區(qū)、時鐘以及電源等相關(guān)的系統(tǒng)。

13.1.2設(shè)計需求分析

更快、更準(zhǔn)確地獲取及處理盡量多的數(shù)據(jù)是信號采集系統(tǒng)一直追求的目標(biāo)。隨著傳感器技術(shù)和信號處理技術(shù)的發(fā)展，高速傳輸和實時處理成為信號采集系統(tǒng)面臨的新課題，也對典型信號采集系統(tǒng)的3個組成部分提出了更高的要求。

1．信號采集系統(tǒng)面臨的新課題

高速傳輸主要影響的是信號輸入和輸出單元。對于數(shù)字信號，就是更高的輸入頻率和更多的輸入通道數(shù)，對于模擬信號來說則意味著更高的分辨率，更高的采樣頻率以及更高的精度。同時高速傳輸還要求信號采集系統(tǒng)具有持續(xù)的以及突發(fā)的數(shù)據(jù)輸出能力。

實時處理主要影響的是信號處理單元。它要求信號采集系統(tǒng)能夠具備一定的數(shù)字信號快速處理能力，以便實時地為不同的輸出接口提供合適的數(shù)據(jù)格式。由于實時處理是信號采集過程的一個中間環(huán)節(jié)，因此實時處理的延遲不能造成信號采集的中斷，這也對信號處理單元提出了更高的要求。

2．本系統(tǒng)設(shè)計需求分析

在本案例中，信號采集系統(tǒng)需要采集的信號是數(shù)字信號。在高速信號傳輸中數(shù)字信號又常常以差分的形式存在，如LVDS。因此，本案例信號采集系統(tǒng)的信號輸入單元應(yīng)能夠支持單端的LVTTL電平信號以及差分的LVDS信號。

隨著PC機(jī)性能的不斷提高，原來許多需要服務(wù)器甚至工作站才能完成的工作現(xiàn)在只需要一臺簡單的PC機(jī)就能夠很快實現(xiàn)。因此，基于PC機(jī)的信號采集系統(tǒng)是本案例的另一個需求，也就是說信號采集系統(tǒng)的信號輸出單元是基于PC機(jī)的。

另外，針對不同的應(yīng)用場合，面對不同的信號形式，更多的用戶希望信號采集系統(tǒng)變成更加通用的系統(tǒng)，而不只是針對某種信號的專用采集系統(tǒng)。因此，具備二次開發(fā)即可編程能力的信號處理單元同樣是本信號采集系統(tǒng)的一個需求。

13.1.3選型及功能定義

本案例選擇基于FPGA、PCI總線及LVDS接口的設(shè)計，能夠滿足高速采集及實時處理的要求。

1．信號處理單元選型

首先，選用AlteraCyclone系列FPGA綜合考慮了邏輯、存儲器、鎖相環(huán)(PLL)和高級I/O接口，是價格敏感應(yīng)用的最佳選擇。

在本案例中選用的CycloneEP1C6Q240是Cyclone系列FPGA的中級產(chǎn)品。具有5980個邏輯單元，內(nèi)嵌20個M4KRAM塊（128*36bit），具有2個PLL，最大支持185個用戶I/O管腳資源。

2．信號輸入輸出單元選型

其次，PCI總線是滿足工業(yè)標(biāo)準(zhǔn)的應(yīng)用最為廣泛的擴(kuò)展標(biāo)準(zhǔn)之一。它是一種具有多路地址線和數(shù)據(jù)線的高性能的32/64位總線，是PC機(jī)中必備的總線結(jié)構(gòu)。

PLXTech公司提供的PCI9054器件是一種支持32bit/33MHzPCI總線橋芯片。它符合PCI本地總線規(guī)范2.2版，突發(fā)傳輸速率達(dá)到132MB/s，本地總線支持復(fù)用/非復(fù)用的32位地址/數(shù)據(jù)，支持主模式、從模式以及DMA傳輸方式。

同時，為了實現(xiàn)信號采集系統(tǒng)對LVDS信號的支持，選用DS90LV048/DS90LV047作為LVDS信號接收/驅(qū)動器。它們均具有4路LVDS差分接收/驅(qū)動功能，支持高達(dá)400Mbit/s（200MHz）的轉(zhuǎn)換速率。通過它們可以實現(xiàn)LVDS信號與FPGA支持的CMOS/LVTTL信號進(jìn)行轉(zhuǎn)換。

3．其他單元選型

另外，為了滿足PCI總線的DMA傳輸特性，需要在信號采集系統(tǒng)中加入一定量的緩沖區(qū)。采集的信號速率越高，需要的緩沖區(qū)容量越大，以保證不丟失數(shù)據(jù)。在本案例中，選用了Micron公司提供的MT48LC2M32SDRAM作為緩沖區(qū)。它是一款64Mb（512K*32*4banks）全同步SDRAM。

至此，一個基于PCI總線，支持高速LVDS/LVTTL信號采集，具有實時處理能力，可現(xiàn)場編程的信號采集系統(tǒng)完成選型。