1553B多功能RT IP核的設計與實現(xiàn)

介紹了采用一種自主研發(fā)多功能IP核實現(xiàn)總線全地址響應的設計方案,其可在FPGA中靈活配置,配備外圍電路后可以方便實現(xiàn)各種功能.設計采用VHDL硬件描述語言進行編程,采用綜合工具ISE Foundation對設計進行綜合、優(yōu)化,在ModelSim - SE 6.1g中進行時序仿真,并且最后在FPGA上實現(xiàn).

1553B多功能RTIP核的設計與實現(xiàn).pdf