新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計方案

基于CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計方案

作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

設(shè)計了一組基于背板接口芯片,協(xié)議芯片可以區(qū)分的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計狀態(tài)機(jī)、協(xié)議幀控制器、控制器的過程,25MHz下背板總線工作穩(wěn)定的試驗結(jié)果驗證了協(xié)議芯片設(shè)計的可行性。

本文引用地址:http://www.butianyuan.cn/article/201706/348936.htm

基于背板接口芯片的設(shè)計方案.doc



關(guān)鍵詞: PLC FIFO CPLD 總線協(xié)議

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉