滿足28nm迫切的低功耗需求

降低電子產(chǎn)品的功耗是很現(xiàn)實(shí)的問題；在這種越來越強(qiáng)的能源意識(shí)以及迫切需要降低功耗的環(huán)境下，很多產(chǎn)品開發(fā)人員和生產(chǎn)商都制定了發(fā)展戰(zhàn)略來贏得競爭優(yōu)勢(shì)。降低功耗為設(shè)計(jì)人員和最終用戶帶來了以下優(yōu)勢(shì)：

元器件供應(yīng)商必須為開發(fā)人員和生產(chǎn)商提供最佳選擇來降低能耗，滿足迫切的功耗需求，不然，在競爭中將會(huì)處于明顯的不利地位。Altera最新一代28-nm器件幫助產(chǎn)品開發(fā)人員和生產(chǎn)商直接滿足迫切的功耗需求。

美國能源部預(yù)測全球發(fā)電量到2015年將超過20萬億千瓦時(shí)(kWh)，2035年達(dá)到35萬億千瓦時(shí)，如全球發(fā)電量未來增長所示。在數(shù)據(jù)中心以及通信網(wǎng)絡(luò)的推動(dòng)下，電子設(shè)備用電量增長非常迅速。例如，美國的服務(wù)器和其他互聯(lián)網(wǎng)基礎(chǔ)設(shè)施的功耗從2000年的200億kWh增長到2005年的400億kWh，已經(jīng)翻倍。Koomey, Jonathan, G博士，美國和全球服務(wù)器總功耗預(yù)測，斯坦福大學(xué)，2007年2月1在同一時(shí)期，全球同樣設(shè)施的功耗從2000年的600億kWh增長到2005年的1200億kWh，也已經(jīng)翻倍。

展望未來，美國數(shù)據(jù)中心的功耗2011年將達(dá)到1000億kWh，按照這一趨勢(shì)，2020年將會(huì)翻倍。這種快速增長將對(duì)經(jīng)濟(jì)發(fā)展產(chǎn)生很大影響。2015年，服務(wù)器運(yùn)轉(zhuǎn)的能源成本將超過服務(wù)器硬件成本^{智能能源歐洲，高效服務(wù)器：}——這會(huì)顯著影響全球通信和數(shù)據(jù)中心基礎(chǔ)設(shè)施的經(jīng)濟(jì)成本。

在快速增長的用電量中，數(shù)據(jù)中心只占了其中的一小部分。其他用電較多的領(lǐng)域包括傳送數(shù)據(jù)的通信網(wǎng)絡(luò)，用作數(shù)據(jù)流終端的PC和監(jiān)視器等。所有這些都是信息和通信技術(shù)(ICT)部門的組成。很多工業(yè)組織以CO2等價(jià)排放量來衡量ICT部門的能耗，反映了工業(yè)領(lǐng)域排放了多少溫室氣體。ICT部門每年產(chǎn)生大約相當(dāng)于500兆噸的CO2，30%來源于有線和無線通信，按照這種發(fā)展趨勢(shì)，2020年將超過14億噸，如全球ICT CO2排放量分布所示。^SMART 2020，在信息時(shí)代實(shí)現(xiàn)低碳經(jīng)濟(jì)：

對(duì)能源需求的快速增長促使政府和工業(yè)部門進(jìn)一步提高能效。例如，美國政府是美國最大的能耗單位，每年成本高達(dá)200億美元，它現(xiàn)在通過多種方式來降低功耗，包括只購買能耗小于1瓦或者待機(jī)功耗很低的產(chǎn)品。^{美國聯(lián)邦能源管理項(xiàng)目，執(zhí)行號(hào)13221，2001年8月2號(hào)：}

同樣的，歐盟制定了法規(guī)，要求產(chǎn)品的待機(jī)功耗只有1W到2 W，2013年降低到0.5W或者1W。加州也制定了法規(guī)，要求2013年電視的功耗降低49%。^{加州能源委員會(huì)，加州通過新的節(jié)能電視法案，2009年11月18號(hào)：}

私人企業(yè)和工業(yè)組織也在積極采取措施降低功耗。例如，Verizon公司要求所有新設(shè)備的功耗必須比老設(shè)備低20%。^Verizon Wireless，Verizon率先建立網(wǎng)絡(luò)、數(shù)據(jù)中心和消費(fèi)類設(shè)備的節(jié)能標(biāo)準(zhǔn)，20據(jù)工業(yè)組織GreenTouchTM，全球通信網(wǎng)絡(luò)目前產(chǎn)生相當(dāng)于3億噸的CO2，^Judge, Peter，阿爾卡特朗訊宣布提高網(wǎng)絡(luò)運(yùn)行效率1000-Fol，Eweek Europe，20據(jù)GSMA移動(dòng)通信集團(tuán)，包括便攜式設(shè)備在內(nèi)的全球移動(dòng)通信基礎(chǔ)設(shè)施產(chǎn)生了相當(dāng)于245兆噸的CO2。^{移動(dòng)通信(GSM)聯(lián)盟全球系統(tǒng)，Green} Manifesto，2009年11月1號(hào)：

所有這些組織都建議通過設(shè)置一些目標(biāo)來減少溫室氣體的排放。例如，GreenTouch建議將互聯(lián)網(wǎng)和其他通信網(wǎng)絡(luò)的能效提高1,000倍，采取合適的手段到2015年實(shí)現(xiàn)這一目標(biāo)。^{GreenTouch計(jì)劃，F(xiàn)ast} Facts：

類似的，GSMA雖然預(yù)測2020年移動(dòng)鏈接將增長70%，達(dá)到80億，但仍然建議移動(dòng)領(lǐng)域努力保持目前的全球溫室氣體排放水平。與2009年相比，到2020年，其目標(biāo)是每一鏈接的全球溫室氣體排放量降低40%。同樣的GSMA文檔預(yù)測“2020年全球排放能效可以提高15%。這是迅速減少排放，而且成本最低的選擇。”^{移動(dòng)通信(GSM)聯(lián)盟全球系統(tǒng)，Green} Manifesto，2009年11月1號(hào)：

制定了這些低功耗目標(biāo)后，產(chǎn)品開發(fā)人員必須進(jìn)一步提高產(chǎn)品性能，同時(shí)降低能耗。而且，降低功耗還有助于幫助最終用戶提高經(jīng)濟(jì)收益。例如，對(duì)于服務(wù)供應(yīng)商依靠電子產(chǎn)品作為其商業(yè)模型的情況，降低功耗可以減少與電子設(shè)備供電和散熱相關(guān)的運(yùn)營開支。而且，降低總功耗能夠降低實(shí)際供電需求。所有這些因素都有利于減小設(shè)備規(guī)模，降低投入和運(yùn)營成本。如通過供應(yīng)鏈來降低功耗需求所示，這些最終用戶需求轉(zhuǎn)換為設(shè)備供應(yīng)商的需求，最終是元器件供應(yīng)商的需求。

FPGA和可編程邏輯器件(PLD)非常適合產(chǎn)品開發(fā)人員通過以下方式，以低成本來控制功耗：

靈活的可編程邏輯具有低功耗優(yōu)勢(shì)，在綜合考慮全定制硅片的成本和產(chǎn)品及時(shí)面市時(shí)，它是非常有吸引力的選擇。

在28-nm節(jié)點(diǎn)，設(shè)計(jì)人員利用Altera器件可以針對(duì)特定的目標(biāo)市場和應(yīng)用來定制功耗。Altera的方法在28-nm系列產(chǎn)品中利用了多種半導(dǎo)體工藝，針對(duì)產(chǎn)品和某些系列體系結(jié)構(gòu)進(jìn)行了優(yōu)化，增強(qiáng)了IP。結(jié)果，與前一代同類產(chǎn)品相比，Altera的28 nm FPGA功耗降低了40%。

TSMC的28-nm工藝選擇 顯示了臺(tái)積電(TSMC)的三種28-nm工藝技術(shù)，該公司是可編程邏輯供應(yīng)商的28-nm節(jié)點(diǎn)半導(dǎo)體代工線。在這些工藝中，大量晶體管具有較大的靜態(tài)功耗范圍。左側(cè)的晶體管靜態(tài)功耗較低，而右側(cè)的較大。這也體現(xiàn)了靜態(tài)功耗與這些晶體管性能之間的關(guān)系。總體上，晶體管性能越好，靜態(tài)功耗也就越高。Altera在28 nm產(chǎn)品上同時(shí)使用了28LP和28HP工藝來提高性能范圍，以及多種功耗選擇。第三種工藝選擇是28HPL，某些晶體管的靜態(tài)功耗較低，位于標(biāo)以“HPL Option”的部分中，但是大量使用這類晶體管會(huì)導(dǎo)致FPGA運(yùn)行較慢，對(duì)于很多設(shè)計(jì)人員而言是無法接受的。相應(yīng)的，F(xiàn)PGA的28HPL工藝需要使用高速低泄漏晶體管，無法體現(xiàn)靜態(tài)功耗的優(yōu)勢(shì)。

在28-nm節(jié)點(diǎn)，Altera器件是所有FPGA中總功耗最低的。這些器件之所以具有優(yōu)異的功耗特性，是因?yàn)樵诋a(chǎn)品開發(fā)的所有階段都非常注重降低功耗。從28HP和28LP半導(dǎo)體工藝就開始重視降低功耗。

關(guān)于Altera注重降低高性能28HP Stratix V器件系列功耗的詳細(xì)信息，請(qǐng)參考“降低28-nm FPGA功耗，提高帶寬”白皮書。

與Stratix V系列不同，Altera的其他28-nm FPGA產(chǎn)品——Cyclone V和Arria V系列，設(shè)計(jì)用于不需要絕對(duì)最高性能和帶寬的應(yīng)用。結(jié)果，它們基于28LP工藝，設(shè)計(jì)用于提供最低總功耗，如TSMC所述：

“與TSMC的40LP技術(shù)相比，基于SiON的28LP工藝采用了該系列中最低總功耗和高性價(jià)比技術(shù)，其邏輯密度將翻倍，速度提高50%，功耗降低30-50%。”

其他在28-nm節(jié)點(diǎn)尋求絕對(duì)最低功耗的主要半導(dǎo)體供應(yīng)商也選擇了28LP工藝，正如Qualcomm所宣稱的那樣：“Qualcomm與TSMC合作，推出了我們的Snapdragon™ S4類處理器，包括Snapdragon S4 MSM8960™，它是高度集成的雙核SoC，設(shè)計(jì)滿足了前沿智能電話和平板電腦的低功耗需求。Snapdragon S4類處理器采用了TSMC非常復(fù)雜的28LP工藝，使Qualcomm能夠突破性的實(shí)現(xiàn)了高性能和超低功耗的移動(dòng)設(shè)備。”^{TSMC新聞發(fā)布，“TSMC} 28nm技術(shù)達(dá)到量產(chǎn)”，2011年10月24號(hào)：

在低功耗基礎(chǔ)上，Altera還采取了其他措施來降低28LP器件的靜態(tài)功耗，包括大量使用“低泄漏”晶體管等，從而降低了靜態(tài)電流。此外，Cyclone V和Arria V系列還提供一些可以禁用的器件特性，包括收發(fā)器、I/O塊、PCI Express模塊、存儲(chǔ)器模塊以及分段式PLL等。這些特性相結(jié)合，與前一代FPGA相比，器件靜態(tài)功耗降低了70%。例如，Arria V系列的器件功耗在500K LE時(shí)不到750mW，比目前的中端和高端40-nm FPGA靜態(tài)功耗低得多。而競爭28-nm FPGA的靜態(tài)功耗是Arria V FPGA的2.6倍。 Arria V靜態(tài)功耗對(duì)比顯示了Arria V GX器件的典型靜態(tài)功耗，以藍(lán)色實(shí)線表示，而以藍(lán)色點(diǎn)線表示最差情況下的功耗。類似的，紅色實(shí)線表示競爭中端28-nm FPGA的典型靜態(tài)功耗，點(diǎn)線表示最差情況下的功耗。借助這些特性，在同類FPGA中，Arria V器件的靜態(tài)功耗是最低的。

除了低靜態(tài)功耗，Altera Cyclone V和Arria V器件的動(dòng)態(tài)功耗也較低，從而實(shí)現(xiàn)了最低總功耗。Altera從28LP工藝開始采用了降低動(dòng)態(tài)功耗的方法，主要面向低功耗應(yīng)用，包括，便攜式消費(fèi)類、無線鏈接和蜂窩基帶等。TSMC闡述了提供高級(jí)工藝來實(shí)現(xiàn)最低總功耗而不僅僅是靜態(tài)或者動(dòng)態(tài)功耗的原因：

“我們之所以決定為28LPT工藝開發(fā)可靠的SiON技術(shù)，是因?yàn)闊o線和便攜式消費(fèi)類應(yīng)用需求在不斷變化，我們一直面對(duì)產(chǎn)品要符合市場需求的壓力。消費(fèi)者幾年前需要低泄漏手持式設(shè)備，要求電池能夠使用較長的時(shí)間。今天的消費(fèi)者越來越依靠無線設(shè)備來瀏覽互聯(lián)網(wǎng)，觀看視頻，聽音樂，使用移動(dòng)電視、GPS導(dǎo)航，以及傳統(tǒng)的電話和文本服務(wù)等。主動(dòng)應(yīng)用功耗現(xiàn)在是電池使用時(shí)間的主要因素。SiON邏輯門技術(shù)由于具有較小的柵極電容，因此，動(dòng)態(tài)功耗比HKMG (高K金屬門)低，對(duì)于功耗受限的應(yīng)用，提供的解決方案具有較低的總功耗，成本和風(fēng)險(xiǎn)也很低。”

28LP工藝具有較低的柵極電容，有源柵極電容比28HPL低30%。在Cyclone V和Arria V器件中，Altera還采用了其他方法來降低器件電容，包括用于存儲(chǔ)器控制器的硬核IP、PCI Express，還提供收發(fā)器協(xié)議支持，減小了管芯面積及其相關(guān)電容。最后，與Stratix V器件相比，Altera還針對(duì)Cyclone V和Arria V器件的基本體系結(jié)構(gòu)模塊進(jìn)行了優(yōu)化。這些優(yōu)化措施減小了硅片面積以及相關(guān)的電容，使得28LP器件系列滿足了目標(biāo)應(yīng)用的性能要求。例如，Arria V器件邏輯陣列模塊(LAB，10個(gè)自適應(yīng)邏輯模塊)的管芯面積比Stratix V LAB小40%。Cyclone V和Arria V器件的硬核存儲(chǔ)器控制器也同樣減小了管芯面積以及外部存儲(chǔ)器接口的相關(guān)電容。所有減小器件電容的這些措施都降低了動(dòng)態(tài)功耗，符合下面熟悉的功耗公式，其中，C表示開關(guān)電路的電容：

動(dòng)態(tài)功耗 = 1/2CV 2 × f

Altera還降低了器件收發(fā)器的動(dòng)態(tài)功耗。Altera豐富的收發(fā)器設(shè)計(jì)專業(yè)知識(shí)在業(yè)界是首屈一指的，其獨(dú)特的優(yōu)勢(shì)反映在收發(fā)器較低的動(dòng)態(tài)功耗上。例如，在6 Gbps，Arria V收發(fā)器功耗不到100mW，比28-nm競爭FPGA的功耗低得多，如85C結(jié)溫，6 Gbps時(shí)每通道的收發(fā)器總功耗所示。對(duì)于采用了36個(gè)收發(fā)器Arria V器件的設(shè)計(jì)，功耗降低了5W多。

Altera在28-nm節(jié)點(diǎn)實(shí)現(xiàn)了較低的收發(fā)器功耗，這是因?yàn)槲覀兘?jīng)過了多年的磨煉，增強(qiáng)了專用體系結(jié)構(gòu)。在可編程邏輯業(yè)界，只有我們能夠持續(xù)不斷的發(fā)展高級(jí)收發(fā)器技術(shù)，因此，功耗一直在逐步降低。競爭解決方案每一代產(chǎn)品的收發(fā)器功耗都在增加，如所示，畫出了收發(fā)器物理介質(zhì)附加層(PMA)功耗與多代FPGA之間的關(guān)系曲線。

通過這些靜態(tài)和動(dòng)態(tài)功耗優(yōu)化措施，Altera基于28LP的FPGA總功耗比前幾代器件降低了40%，全面降低了功耗，如Cyclone V降低了功耗所示。

在工藝和體系結(jié)構(gòu)創(chuàng)新基礎(chǔ)上，Altera在Quartus II的軟件功耗優(yōu)化方面進(jìn)行了大量的投入。功耗驅(qū)動(dòng)的編譯使用功耗驅(qū)動(dòng)綜合和功耗驅(qū)動(dòng)布局布線功能，主要用于降低設(shè)計(jì)的總功耗。對(duì)于設(shè)計(jì)人員而言，這種功耗驅(qū)動(dòng)的方法是透明的，通過簡單編譯設(shè)置來實(shí)現(xiàn)。設(shè)計(jì)工程師將時(shí)序約束簡單地設(shè)置為設(shè)計(jì)輸入過程的一部分，對(duì)設(shè)計(jì)進(jìn)行綜合，滿足性能要求。Quartus II為每一功能模塊自動(dòng)選擇所需的性能，并通過功耗預(yù)知布局布線和時(shí)鐘技術(shù)來降低功耗，如包括自動(dòng)功耗優(yōu)化的Quartus II設(shè)計(jì)流程所示。

Quartus II軟件在不同的編譯階段采取各種措施來降低設(shè)計(jì)的總功耗。在綜合階段，Quartus II軟件提取時(shí)鐘使能信號(hào)，進(jìn)行時(shí)鐘選通，減少對(duì)RAM模塊的訪問，重新構(gòu)建邏輯以避免高觸發(fā)網(wǎng)。在適配階段，Quartus II軟件找到高觸發(fā)網(wǎng)，以降低動(dòng)態(tài)功耗，優(yōu)化邏輯布局，減小時(shí)鐘功耗，實(shí)現(xiàn)高功效DSP和RAM模塊配置。最后，在匯編級(jí)，Quartus II軟件對(duì)未使用的電路進(jìn)行編程，盡可能減小觸發(fā)，或者進(jìn)行關(guān)斷。最終的設(shè)計(jì)以最低的功耗滿足了設(shè)計(jì)人員的時(shí)序要求。

如Quartus II軟件的功耗優(yōu)化設(shè)置所示，設(shè)計(jì)人員可以選擇不同級(jí)別的功耗優(yōu)化選項(xiàng)，以滿足設(shè)計(jì)約束要求。選擇Extra Effort設(shè)置，最大限度的降低功耗，代價(jià)是較長的編譯時(shí)間。不同的設(shè)計(jì)，選擇不同的努力等級(jí)會(huì)有不同的結(jié)果。這一特性降低了功耗，不需要設(shè)計(jì)人員的干預(yù)，同時(shí)減小了對(duì)設(shè)計(jì)性能的影響。此外，在詳細(xì)的電路模型和高級(jí)統(tǒng)計(jì)方法的指導(dǎo)下進(jìn)行功耗優(yōu)化，估算哪些信號(hào)是被經(jīng)常觸發(fā)的。通過這些信息，Altera確定高功效實(shí)現(xiàn)方法，不需要設(shè)計(jì)人員的額外輸入(例如，對(duì)設(shè)計(jì)進(jìn)行耗時(shí)的仿真以確定開關(guān)速率)。

Altera為業(yè)界提供最先進(jìn)、功耗最低的FPGA。通過基準(zhǔn)測試來估算各類典型應(yīng)用的總功耗，進(jìn)一步表明了Arria V器件相對(duì)于競爭28-nm器件的低功耗優(yōu)勢(shì)。Arria V FPGA和競爭28-nm FPGA的總功耗對(duì)此顯示了這些基準(zhǔn)測試的結(jié)果，這些都記錄在Altera wiki網(wǎng)站上，以便進(jìn)一步進(jìn)行研究學(xué)習(xí)。

Altera低功耗28-nm器件的優(yōu)點(diǎn)包括，降低產(chǎn)品成本，降低或者放寬功耗預(yù)算，較低的散熱要求，能夠滿足更多的市場需求，在同樣的散熱和功耗預(yù)算內(nèi)進(jìn)一步提高性能等。采用最全面的方法降低28-nm產(chǎn)品的功耗，Altera幫助設(shè)計(jì)人員滿足了迫切的低功耗需求。