基于NIOS Ⅱ處理器的數(shù)字信號解碼器設(shè)計
加入技術(shù)交流群
介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號解碼器的方法，該系統(tǒng)由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結(jié)果。
基于NIOS_的解碼器設(shè)計與實現(xiàn).pdf
EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于NIOS Ⅱ處理器的數(shù)字信號解碼器設(shè)計
介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號解碼器的方法，該系統(tǒng)由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結(jié)果。
基于NIOS_的解碼器設(shè)計與實現(xiàn).pdf
評論