基于FPGA的GSM系統(tǒng)直放站數字選頻器設計

0 引言

隨著移動通信的迅速發(fā)展，無論何種無線通信的覆蓋區(qū)域都將產生弱信號區(qū)和盲區(qū)，要架設模擬或數字基站成本太高，基礎設施也比較復雜，為此提供一種成本低、架設簡單，卻具有小型基站功能的直放站是很有必要的。GSM移動通信系統(tǒng)在我國經過多年的發(fā)展，目前已經擁有最大的網絡覆蓋規(guī)模、最多的用戶數、種類多樣的業(yè)務，在我國移動通信市場中占有重要的地位。本文對GSM直放站的數字無線選頻器進行設計，以達到低成本擴大無線網絡覆蓋范圍和優(yōu)化網絡的目的。

1 系統(tǒng)總體結構

GSM900中上下行信道各120個，帶寬為24 MHz，其中上行頻段為885～909 MHz，下行頻段為930～954 MHz，數字選頻器工作效果示意圖如圖1所示。

如圖1所示，數字選頻器就是僅放大選中的頻段，抑制未選中的頻段，實現降低信道間干擾的目的。系統(tǒng)總體結構框圖如圖2所示。數字選頻系統(tǒng)主要由A／D模塊、FPGA可編程邏輯器件模塊、D／A模塊以及MCU管理模塊四部分組成。

軟件無線電的思想是將無線電收發(fā)信機的數字化點(A／D／A)盡可能靠近天線，理想的情況是在天線的后端進行射頻采樣，數字化之后，所有的處理都可以用很靈活的方法實現。但是由于目前ADC器件性能的限制，還無法達到在射頻端進行數字化，在中頻實現數字化是一個較妥的方案。

GSM直放站數字選頻系統(tǒng)就是利用數字處理的手段實現濾波器功能，以替代現有直放站中的模擬選頻模塊。本系統(tǒng)通過AD6655接收下變頻后的模擬中頻信號，通過A／D采樣將模擬信號轉換為數字信號，采樣頻率為122．88 MHz。然后由FPGA按預定算法對來自AD6655的數字信號進行數字處理，處理后的結果再由AD9779轉換成模擬信號。MCU通過SPI接口對AD6655，AD9779和AD9516的寄存器進行配置，并與FPGA之間進行通信。

2 系統(tǒng)硬件電路設計

2．1 系統(tǒng)電源設計

系統(tǒng)電源在整個系統(tǒng)中占有極其重要的地位，其設計的成功與否關系到整個系統(tǒng)能否穩(wěn)定運行以及性能表現的好壞。由于本系統(tǒng)電平值比較多，同時基于系統(tǒng)性能、功耗的考慮，故采用以下方案給整個系統(tǒng)供電。系統(tǒng)電源總體設計框圖如圖3所示。

RT8289是一款DC／DC芯片，轉換效率高達90％，內部具有緩啟動功能，能在寬范圍的輸入電壓下實現高達5 A的連續(xù)電流輸出，輸入電壓范圍為5．5～32 V，輸出電壓可調為1．222～26 V；LT1764電源芯片為LDO，輸出電流理論上可達3 A，寬輸入電壓范圍為2．7～20 V，輸出電壓可調為1．21～20 V，固定輸出電壓有：1．5 V，1．8 V，2．5 V，3．3 V。TPS74401電源芯片為LDO，支持輸入電壓低至0．9 V，輸出電壓為0．8～3．6 V可調，輸出電流最大可達3 A，配置電路比較簡單，而且在配置電路結構不變的情況下，可以通過調整配置電阻來改變輸出電壓，方便調試。

2．2 系統(tǒng)時鐘模塊設計

整個系統(tǒng)時鐘主要由時鐘芯片AD9516提供，AD9516是14路輸出時鐘發(fā)生器，配有片內集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)，也可以使用最高2．4 GHz的外部VCO／VCXO。AD9516具有出色的低抖動和相位噪聲特性，可極大地提升數據轉換器的性能。AD9516提供6路LVPECL輸出、4路LVDS輸出和8路CMOS輸出。LVPECL輸出的工作頻率達1．6 GHz，LVDS輸出的工作頻率達800 MHz，CMOS輸出的工作頻率達250 MHz。每對輸出均有分頻器，其分頻比和粗調延遲(或相位)均可以設置。

系統(tǒng)時鐘結構框圖如圖4所示，其中VCXO為外部122．88 MHz的壓控晶振，TCXO為10 MHz的溫度補償晶振，由它提供時鐘參考相位。

TCXO為AD9516提供10 MHz的參考時鐘，VCXO為AD9516提供122．88MHz的外部時鐘，VCXO與TCXO保持相位同步，AD9516為A／D提供122．88 MHz的差分時鐘A／D_CLK，A／D在時鐘A／D_CLK下進行采樣；AD9516為D／A提供122．88 MHz的差分時鐘D／A_CLK，D／A在時鐘D／A_CLK下進行數模轉換；A／D提供時鐘FPGA_A／D_CLK給FPGA，A／D在此時鐘下傳送數字信號給FPGA；D／A提供時鐘FPGA_D／A_CLK給FPGA，D／A在此時鐘下從FPGA接收數字信號。

2．3 FPGA模塊、A／D模塊和D／A模塊

FPGA 選用低成本的 Spartan-3A DSPXC3SD3400A，由Xilinx公司生產，系統(tǒng)門數為3400k，Slice數目為23 872，分布式RAM容量為373 Kb，塊RAM容量為2 268 Kb，專用乘法器數為126，DCM數目為8，最大可用I／O數為469，最大差分I／O對數為213。FLASH型號為M25P32。FPGA采用的配置模式為MASTER SPI模式。
A／D轉換芯片選用AD6655，AD6655是一款14 b，150 MSPS的模數轉換器。當工作在32．7～70 MHz帶寬內，采樣速率為150 MSPS時，SNR為74．5 dBc；而在70 MHz帶寬內，SFDR為80 dBc。具有高性能，低功耗，易于使用的優(yōu)點。CMOS的數據和時鐘輸出能直接連接到現有的FPGA上，片上基準和采樣保持電路為系統(tǒng)設計提供了靈活性，可通過SPI進行控制，標準的串行接口提供各種功能，比如數據格式修改，穩(wěn)定時鐘占空比，支持掉電模式和增益調整。內部集成了DDC和NCO。

在AD6655接口電路中，MCU通過SPI接口對AD6655進行寄存器配置以使其正常工作。SMA輸入部分經過耦合電路后送至AD6655的差分輸入端VIN+和VIN-，AD9516輸出差分時鐘信號送至AD6655的時鐘差分輸入端CLK+和CLK-，同時AD6655本身輸出的差分時鐘也送至FPGA的時鐘輸入引腳。AD6655的差分數據輸出接至FPGA的I／O口。由于AD6655的SPI接口的數據線口是雙向的，而MCU的SPI數據線均是單向的，故其兩者之問連接必須通過一個BUFFER芯片NC7WZ07進行轉換，同時起到隔離的作用，使AD6655更好地全動態(tài)范圍工作。

D／A轉換芯片選用AD9779，AD9779屬于TxDAC系列高性能、低功耗CMOS數／模轉換器的第二代16b分辨率產品。所有器件都采用相同的接口選項、小型封裝和引腳排列，因而可以根據性能、分辨率和成本的要求，向上或向下兼容選擇適合的器件。AD9779提供出色的交流和直流性能，同時支持最高1000 MSPS的轉換速率。由于AD9779輸出為差分信號，故需要通過變壓器轉成單端信號。變壓器的選型需要考慮回波損耗、帶寬、平衡性等參數，此設計中變壓器選用TC1-1T。

2．4 系統(tǒng)控制設計

系統(tǒng)控制是由16位單片機MSP430F147來實現的，系統(tǒng)控制框圖如圖5所示。



2．4．1 狀態(tài)指示

芯片工作狀態(tài)的顯示是由芯片的狀態(tài)管腳在FPGA上通過LED指示實現的。其中AD6655通過寄存器0x104[3：1]控制管腳FDA[0：3]和FDB[0：3]分別指示A和B通道的ADC快速幅度與FS標稱輸入幅度的相對關系。AD9779直接通過它的PLLLOCK管腳指示PLL是否已經鎖定。AD9516是通過配置寄存器0X1B，0X1A，0X17分別控制管腳2，3，6上顯示VCO，PLL，HoldOver的狀態(tài)。

2．4．2 芯片配置

各芯片工作狀態(tài)的配置是通過MSP430的SPI串行接口實現的，且MSP430的SPI是三線的。其中MCU側的SPI是復用的，對各芯片的選擇是通過GPIO控制各芯片上的SPI的片選位。各芯片SPI的時鐘是復用的MCU主機側的SPI時鐘信號。

對AD6655寄存器的配置是通過其自帶的三線SPI實現的。AD6655的SPI接口中數據輸入／輸出共用同一根線，這與MSP430的標準四線全雙工SPI是不同的，要通過一個專門的轉換電路實現兩條單向的SI／SO線和雙向的SDIO線的轉換。AD6655的SPI片選信號通過MSP430的GPIO控制，沒有專門的硬件復位，只能使用軟件控制寄存器實現復位。

對AD9779和AD9516的寄存器配置通過其分別的SPI功能管腳實現。兩種芯片的SPI都是既可以使用三線，也可以使用四線。二者的SPI片選使能和芯片復位也是分別通過MSP430的GPIO來控制。

2．4．3 芯片復位、中斷控制及其他

各芯片的復位是通過MSP430的GPIO控制各芯片的RESET引腳實現的，這樣可以實現軟件復位，同時在各芯片的RESET引腳上加一個開關實現各芯片獨立的開關控制的硬件復位。

FPGA連接MSP430的五個外部中斷。MSP430通過LED0～4指示狀態(tài)。JTAG口下載程序實現硬件調試。RS 485串口實現MSP430與PC機的串行通信。

3 測試結果

本數字選頻器采用Agilent Technologies N5230A網絡分析儀進行掃頻測試。通過軟件設定該數字選頻器的下行模塊參數如表1所示。

通過網絡分析儀測試數字選頻器下行模塊的頻率響應和群延時，如圖6，圖7所示。

從圖6可以看出，該數字選頻器能夠實現比較好的選頻功能，被選出的有效相鄰信道之間最小間隔能達到1 MHz；從圖7可以看出該系統(tǒng)的群延時比較小，表明設計的濾波器性能較好，信號失真較小，系統(tǒng)實時性較好，能夠滿足實際應用的要求。

4 結語

本文介紹了應用于GSM系統(tǒng)商放站的基于FPGA的八通道數字選頻器的沒計。數字選頻器應用于直放站中，能夠起到降低信道之間相互干擾的作用，儀放大選中的頻段信道，被選中的信道之間最小間隔能達到1 MHz，且群延時小，系統(tǒng)實時性好，具有較好的選頻效果，能夠滿足實際應用要求。該數字選頻器的設計采用低成本器件，小巧輕便，易安裝，成本低，具有良好的市場應用前景。