基于NiosII的工程爆破振動(dòng)數(shù)據(jù)采集控制器設(shè)計(jì)

介紹了一種在工程爆破振動(dòng)數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。控制器運(yùn)用多路FIFO進(jìn)行數(shù)據(jù)緩沖，順序傳輸數(shù)據(jù)至外部存儲(chǔ)器，實(shí)現(xiàn)了多路數(shù)據(jù)的同步采集。單芯片處理器電路結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單可靠，系統(tǒng)采集了同步的振動(dòng)數(shù)據(jù)，在實(shí)際工程的振動(dòng)分析、監(jiān)測(cè)應(yīng)用中取得了較好的效果。

基于NiosII的工程爆破振動(dòng)數(shù)據(jù)采集控制器設(shè)計(jì).pdf