新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA 的二維提升小波變換IP核設(shè)計

基于FPGA 的二維提升小波變換IP核設(shè)計

作者: 時間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu),該結(jié)構(gòu)只需要7 行,即可實現(xiàn)行和列方向同時進行濾波變換。采用一種基于CSD 編碼和優(yōu)化的移位加操作實現(xiàn)常系數(shù)乘法器,整個插入多級流水線寄存器,加快了處理速度。用VHDL設(shè)計可自動驗證的testbench,通過matlab+modelsim聯(lián)合仿真能方便有效地對IP 核進行驗證。此具有3個可配置參數(shù),分別為圖像尺寸、位寬、的級數(shù),可方便重用。該IP 核已經(jīng)在XC2VP20 上實現(xiàn),并能穩(wěn)定工作在60MHz 時鐘頻率下,其處理512×5128bit 圖像的速度可達240 幀/s,完全能滿足高速圖像實時處理要求。

基于+的二維提升設(shè)計.pdf

本文引用地址:http://www.butianyuan.cn/article/201706/349254.htm


評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉