新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的IDE硬盤(pán)數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)

基于FPGA的IDE硬盤(pán)數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)

作者: 時(shí)間:2017-06-05 來(lái)源:網(wǎng)絡(luò) 收藏

提出了基于對(duì)硬盤(pán)數(shù)據(jù)進(jìn)行的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化,以降低加解密過(guò)程對(duì)硬盤(pán)數(shù)據(jù)傳輸速度的影響。

基于硬盤(pán)數(shù)據(jù)研究與實(shí)現(xiàn).pdf

本文引用地址:http://www.butianyuan.cn/article/201706/349271.htm


關(guān)鍵詞: AES加解密 IDE FPGA

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉