VHDL結(jié)構(gòu)體的行為描述法

所謂結(jié)構(gòu)體的行為描述（behavioral descriptions），即對設(shè)計實(shí)體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級描述，原因有以下兩點(diǎn)：

（1）實(shí)體的行為描述是一種抽象描述，而不是某一個器件，對電子設(shè)計而言，是高層次的概括，是整體設(shè)計功能的定義，所以稱為高層次描述。

（2）從計算機(jī)領(lǐng)域而言，行為描述和高級編程語言類似，所以計算機(jī)業(yè)內(nèi)人士通常稱之為高級描述。

當(dāng)用順序執(zhí)行結(jié)構(gòu)體的行為描述時，設(shè)計工程師可為實(shí)體定義一組狀態(tài)時序機(jī)制，不需要互連表，無須關(guān)注實(shí)體的電路組織和門級實(shí)現(xiàn)，這些完全由EDA工具綜合生成，設(shè)計工程師只需注意正確的實(shí)體行為、準(zhǔn)確的函數(shù)模型和精確的輸出結(jié)果。例1-6為比較器的行為描述。

【例1-6】 結(jié)構(gòu)體的行為描述
LIBRARY　IEEE;
USE　IEEE　std_logic_1164.ALL;
ENTITY　comparator　IS
PORT (a,b：IN　std_logic_vector(7　downto　0);
g：out　std_logic);
END comparator;
ARCHITECTURE　behavioral　OF　 comparator
BEGIN
Comp：PROCESS(a,b)
BEGIN
IF　a ＝ b　THEN
G ＜＝'1';
ELSE
G ＜＝'0';
END　IF;
END　process　comp;
END　behavioral;
實(shí)體的結(jié)構(gòu)體采用一個簡單的算法描述了實(shí)體行為，定義了實(shí)體的功能。
輸入8位數(shù)a和b，若a＝b，則實(shí)體輸出G＝1；若a≠b，則實(shí)體輸出G＝0。輸出取決于輸入條件。
進(jìn)程標(biāo)志comp是進(jìn)程順序執(zhí)行的開始，END process comp是進(jìn)程的結(jié)束。
保留字process（a，b）中，a、b為敏感表，即a、b每變化一次就有一個比較結(jié)果輸出。實(shí)體輸出是動態(tài)的G值，時刻代表著a、b的比較結(jié)果。