射頻電源應該如何接地？數字射頻存儲技術是什么？

　　射頻電源應該如何接地？

　　在Vcc星型拓撲的主節(jié)點處最好放置一個大容量的電容器，如2.2μF。該電容具有較低的SRF，對于消除低頻噪聲、建立穩(wěn)定的直流電壓很有效。IC的每個電源引腳需要一個低容量的電容器（如10nF），用來濾除可能耦合到電源線上的高頻噪聲。對于那些為噪聲敏感電路供電的電源引腳，可能需要外接兩個旁路電容。例如：用一個10pF電容與一個10nF電容并聯(lián)提供旁路，可以提供更寬頻率范圍的去耦，盡量消除噪聲對電源電壓的影響。每個電源引腳都需要認真檢驗，以確定需要多大的去耦電容以及實際電路在哪些頻點容易受到噪聲的干擾。

　　良好的電源去耦技術與嚴謹的PCB布局、Vcc引線（星型拓撲）相結合，能夠為任何RF系統(tǒng)設計奠定穩(wěn)固的基礎。盡管實際設計中還會存在降低系統(tǒng)性能指標的其它因素，但是，擁有一個“無噪聲”的電源是優(yōu)化系統(tǒng)性能的基本要素。

　　圖3：過孔的電特性模型。

　　接地和過孔設計

　　地層的布局和引線同樣是WLAN電路板設計的關鍵，它們會直接影響到電路板的寄生參數，存在降低系統(tǒng)性能的隱患。RF電路設計中沒有唯一的接地方案，設計中可以通過幾個途徑達到滿意的性能指標?？梢詫⒌仄矫婊蛞€分為模擬信號地和數字信號地，還可以隔離大電流或功耗較大的電路。根據以往WLAN評估板的設計經驗，在四層板中使用單獨的接地層可以獲得較好的結果。憑借這些經驗性的方法，用地層將RF部分與其它電路隔離開，可以避免信號間的交叉干擾。如上所述，電路板的第二層通常作為地平面，第一層用于放置元件和RF引線。

　　接地層確定后，將所有的信號地以最短的路徑連接到地層非常關鍵，通常用過孔將頂層的地線連接到地層，需要注意的是，過孔呈現為感性。圖3所示為過孔精確的電氣特性模型，其中Lvia為過孔電感，Cvia為過孔PCB焊盤的寄生電容。如果采用這里所討論的地線布局技術，可以忽略寄生電容。一個1.6mm深、孔徑為0.2mm的過孔具有大約0.75nH的電感，在2.5GHz/5.0GHz WLAN波段的等效電抗大約為12Ω/24Ω。因此，一個接地過孔并不能夠為RF信號提供真正的接地，對于高品質的電路板設計，應該在RF電路部分提供盡可能多的接地過孔，特別是對于通用的IC封裝中的裸露接地焊盤。不良的接地還會在接收前端或功率放大器部分產生有害的輻射，降低增益和噪聲系數指標。還需注意的是，接地焊盤的不良焊接會引發(fā)同樣的問題。除此之外，功率放大器的功耗也需要多個連接地層的過孔。

　　圖4. 以MAX2827參考設計板為例的PLL濾波器元件布局。

　　濾除其它級電路的噪聲、抑制本地產生的噪聲，從而消除級與級之間通過電源線的交叉干擾，這是Vcc去耦帶來的好處。如果去耦電容使用了同一接地過孔，由于過孔與地之間的電感效應，這些連接點的過孔將會承載來自兩個電源的全部RF干擾，不僅喪失了去耦電容的功能，而且還為系統(tǒng)中的級間噪聲耦合提供了另外一條通路。

　　在本文的后面部分將會看到，PLL的實現在系統(tǒng)設計中總是面臨巨大挑戰(zhàn)，要想獲得滿意的雜散特性必須有良好的地線布局。目前，IC設計中將所有的PLL和VCO都集成到了芯片內部，大多數PLL都利用數字電流電荷泵輸出通過一個環(huán)路濾波器控制VCO。通常，需要用二階或三階的RC環(huán)路濾波器濾除電荷泵的數字脈沖電流，得到模擬控制電壓。靠近電荷泵輸出的兩個電容必須直接與電荷泵電路的地連接。這樣，可以隔離地回路的脈沖電流通路，盡量減小LO中相應的雜散頻率。第三個電容（對于三階濾波器）應該直接與VCO的地層連接，以避免控制電壓隨數字電流浮動。如果違背這些原則，將會導致相當大的雜散成分。

　　數字射頻存儲技術是什么？

　　數字射頻存儲器（DRFM）是現代電子對抗系統(tǒng)中有源雷達干擾機的主要組成部分，用于將接收到的雷達信號精確地復制后再返回該雷達系統(tǒng)，以此來混淆該系統(tǒng)。正是應用DRFM的精確復制雷達信號的特點，DRFM技術已經廣泛應用于各種雷達回波信號發(fā)生器、雷達綜合測試儀和各類通用信號源的研制。為了更好地保真復制各類信號，為研究數字射頻存儲器提供可靠的仿真理論依據是本文的主要研究內容。

　　1 基本原理

　　數字射頻存儲（DRFM）的基本工作原理：首先將輸入射頻信號下變頻為中頻信號，經A／D變換后成為數字信號，寫入高速存儲器中。當需要重發(fā)這一信號時，在控制器控制下讀出此數字信號并由D／A變換為模擬信號。然后用同一本振作上變頻，得到射頻輸出信號，完成對輸人信號的存儲轉發(fā)。

　　首先對量化過程進行分析，現假設基帶輸入信號為一個正弦信號gi（t）=Esinωit，量化位數為N，經過量化后的信號可用階梯波y（t）表示，y（t）可以被認為是N對矩形波的疊加。如果A／D變換的量化位數為m，那么正或負半周的量化臺階數為N=2m-1。

　　階梯波的表達式為：

　　E2n+1就是量化產生的諧波分量幅度，可由該式計算各階諧波的功率。

　　在采樣的過程中，為簡便起見，以一位量化信號作為輸入，則輸入信號為：

　　式中：E，ωi分別為輸入信號的幅度和角頻率。設采樣脈沖信號為fs（t），采樣后的信號為fo（t），則采樣過程在時域上的數學表示式為fo（t）=fi（t）fs（t），在DRFM中采用等間隔均勻采樣，采樣周期為Ts，采樣時鐘頻率ωs=2πfs。在實際電路中，采樣是在采樣脈沖上升的瞬間完成的。因此采樣脈沖的寬度可以看成一個窄脈寬，用τs。來表示。采樣脈沖的傅里葉級數為：

　　式中：Es，τs，Ts和ωs分別為采樣信號的幅度、脈寬、周期和角頻率。則：

　　在式（6）中，第一項是基帶的諧波信號，是由量化所產生的頻譜成分，只有在基帶濾波器內，諧波將成為寄生信號，所有nωi》ωs／2的項將被濾除（n取奇數）；第二項則完全在濾波器外，不用考慮；第三項是交調信號，滿足（mωs-nωi）《ωs／2的所有成分，將成為交調寄生信號，它們是信號諧波與時鐘諧波的交叉調制引起的。若以D表示脈沖信號占空比，且忽略第二項，則式（6）變?yōu)椋?/p>

　　式（8），式（9）即為計算1 b量化DRFM的高次諧波和交調信號幅度的方法。

　　2 仿真模型

　　通過建立數學模型，應用當前功能強大的Matlab中Simulink工具箱可以很好地實現該系統(tǒng)的仿真。采樣與量化過程的仿真建模如圖1所示。

　　信號發(fā)生部分采用Signal Generator模塊產生正弦波；噪聲源采用Gaussian Noise Generator，Zero-Order Hold模塊實現采樣功能。Compare To Zero模塊實現單比特量化，Uniform. Encoder模塊實現多比特量化。各路信號分別經Data Type Conversion轉換為合適的數據格式，送入Spectrum Scope顯示頻譜。該模型同時顯示四路信號經處理后的頻譜，四路信號由同一信號源產生，以使得結果更具可比較性。為了盡量模擬實際環(huán)境，加入了均值為0、方差為0．01的高斯噪聲。

　　3 仿真分析

　　（1）輸入信號頻率fi=10 MHz，經理論分析計算得到表1。

　　對模型進行仿真得到結果如圖2所示（（a）～（d）分別對應于仿真模型的四個支路）。

　?。?）輸入信號頻率fi=20 MHz。經理論分析計算得到表2；對模型進行仿真結得到結果如圖3所示（（a）～（d）分別對應于仿真模型的四個支路）。

　　由理論圖表及仿真圖形可知，該組仿真方案沒有諧波產生，頻譜圖中僅有45 MHz處的基波和15 MHz，75 MHz處的交調，這一現象是由于信號頻率過高，以致于諧波頻率過高而被基帶濾波器除去。盡管沒有諧波產生，但是交調的功率很大，對系統(tǒng)的高性能工作同樣是一個不利因素。

　　4 結 語

　　綜上所述，根據采樣與量化過程仿真分析可以得出：

　　（1）采樣和量化使信號頻譜發(fā)生變化，出現了新的頻率分量——諧波和交調，降低了DRFM的有效發(fā)射功率，使得系統(tǒng)的工作能力變差。

　?。?）噪聲污染會使頻譜變得更加復雜，對于一個系統(tǒng)，輸出信噪比取決于輸入信噪比和系統(tǒng)內部信噪比，因此噪聲的存在必將降低DRFM的信噪比。

　　（3）總的來講，諧波分量隨頻率增加降低，而交調分量隨頻率增加升高，也就是說高次諧波幅度較低次的小，而高次交調幅度較低次的大。

　?。?）當信號頻率和采樣率一定時，提高采樣率或增加量化位數都可以起到抑制寄生信號的作用。具體來講，提高采樣率對交調有很好的抑制作用，而對諧波作用不明顯；增加量化位數對交調和諧波都有很好抑制作用。