什么是FPGA，ASIC，如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)

　　什么是FPGA？

　　FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

　　FPGA的工作原理：

　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16&TImes;1RAM）來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。

　　什么是ASIC？

　　目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。

　　ASIC工作原理：

　　ASIC的設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)發(fā)展到現(xiàn)在先進(jìn)的可以全自動實(shí)現(xiàn)的過程。這也是近幾十年來科學(xué)技術(shù)，尤其是電子信息技術(shù)發(fā)展的結(jié)果。從設(shè)計(jì)手段演變的過程劃分，設(shè)計(jì)手段經(jīng)歷了手工設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)（ICCAD）、電子設(shè)計(jì)自動化EDA、電子系統(tǒng)設(shè)計(jì)自動化ESDA以及用戶現(xiàn)場可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上，每個(gè)硅片可以容納數(shù)百甚至成千上萬個(gè)管芯。集成電路中的晶體管和連線視其復(fù)雜程度可以由許多層構(gòu)成，目前最復(fù)雜的工藝大約由6層位于硅片內(nèi)部的擴(kuò)散層或離子注入層，以及6層位于硅片表面的連線層組成。就設(shè)計(jì)方法而言，設(shè)計(jì)集成電路的方法可以分為全定制、半定制和可編程IC設(shè)計(jì)三種方式。

　　怎樣給他們適配供電系統(tǒng)（包含GPU）：

　　在 FPGA、GPU 或 ASIC 控制的系統(tǒng)板上，僅有為數(shù)不多的幾種電源管理相關(guān)的設(shè)計(jì)挑戰(zhàn)，但是由于需要反復(fù)調(diào)試，所以這類挑戰(zhàn)可能使系統(tǒng)的推出時(shí)間嚴(yán)重滯后。不過，如果特定設(shè)計(jì)或類似設(shè)計(jì)已經(jīng)得到電源產(chǎn)品供應(yīng)商以及 FPGA、GPU 和 ASIC 制造商的驗(yàn)證，就可以防止很多電源和 DC/DC 調(diào)節(jié)問題。分析和解決問題的負(fù)擔(dān)常常落在系統(tǒng)設(shè)計(jì)師的肩上。配置設(shè)計(jì)方案復(fù)雜的數(shù)字部分已經(jīng)占據(jù)了這些設(shè)計(jì)師的大部分精力。因此處理設(shè)計(jì)方案的模擬和電源部分就成了主要挑戰(zhàn)，因?yàn)殡娫床⒎侨绾芏嘣O(shè)計(jì)師所預(yù)期的那樣是個(gè)簡單的任務(wù)。

　　周全的電源管理從一開始就很有挑戰(zhàn)性

　　所有設(shè)計(jì)任務(wù)一開始都很有挑戰(zhàn)性，例如為一個(gè)包含收發(fā)器、內(nèi)存模塊、傳感器、線路連接器以及網(wǎng)狀 PCB 走線和多層 PCB 平面的復(fù)雜系統(tǒng)設(shè)計(jì)電源管理方案。不過，雜亂無章地使用 DC/DC 穩(wěn)壓器、電容器、電感器、散熱器和其他散熱措施以及組件布局來應(yīng)對電源管理設(shè)計(jì)可能會導(dǎo)致后續(xù)設(shè)計(jì)問題。如果系統(tǒng)設(shè)計(jì)師匆忙決定選擇較差的解決方案，那么后來可能出現(xiàn)調(diào)試工作進(jìn)行不下去的情況。

　　從哪里開始電源管理設(shè)計(jì)

　　以一種系統(tǒng)化和考慮周全的設(shè)計(jì)方式，可以很有把握地開始任何電源管理電路的設(shè)計(jì)。換句話說，在 PCB 組裝之前，如果分析是準(zhǔn)確的，解決了電源管理相關(guān)的設(shè)計(jì)挑戰(zhàn)，那么就可以簡化電源管理電路的設(shè)計(jì)。另外，電源管理指南給出的電路經(jīng)過測試和驗(yàn)證，滿足 FPGA、ASIC、GPU 和微處理器以及采用這些及其他數(shù)字組件的系統(tǒng)之要求。利用經(jīng)過驗(yàn)證的電源管理解決方案設(shè)計(jì)電源管理電路，將確保項(xiàng)目從一開始就很有把握。這是讓設(shè)計(jì)方案從原型階段快速進(jìn)入生產(chǎn)階段的關(guān)鍵，因?yàn)檫@樣可以節(jié)省電源調(diào)試時(shí)間。

　　一個(gè)很好的例子：給 Arria 10 FPGA 和 Arria 10 SoC 供電

　　系統(tǒng)開發(fā)人員可以使用 FPGA 開發(fā)工具評估 FPGA，而無須設(shè)計(jì)一個(gè)完整的系統(tǒng)。圖 1 和圖 2 顯示了 Altera 公司新的 20nm Arria 10 FPGA 和 Arria 10 SoC （片上系統(tǒng)） 開發(fā)電路板。這些電路板經(jīng)過 Altera 公司的測試和驗(yàn)證，列舉了有關(guān)布局、信號完整性和電源管理的最佳設(shè)計(jì)實(shí)踐。

　　面向內(nèi)核、系統(tǒng)和 I/O 的電源管理。面向 Arria 10 等高端 FPGA 的電源管理解決方案應(yīng)該謹(jǐn)慎選擇。

　　一個(gè)經(jīng)過精心計(jì)劃的電源管理設(shè)計(jì)可以減小 PCB 尺寸、減輕重量并降低復(fù)雜性，同時(shí)降低功耗和冷卻成本。這對優(yōu)化系統(tǒng)性能而言是必不可少的。

　　例如，為圖 1 中 Arria 10 GX FPGA 的內(nèi)核供電的 12V DC/DC 穩(wěn)壓器提供 0.95V/105A，該 DC/DC 穩(wěn)壓器有幾個(gè)特點(diǎn)，對 SoC 的省電方法起到了補(bǔ)充作用：

　　·Arria 10 的 SmartVID 運(yùn)用 DC/DC 穩(wěn)壓器中集成的 6 位并聯(lián) VID 接口來控制 DC/DC 穩(wěn)壓器，在靜態(tài)和動態(tài)情況下降低了 FPGA 功耗。

　　·DC/DC 穩(wěn)壓器運(yùn)用 DCR 值非常低的電流檢測方法，通過最大限度降低電感器中的功耗，提高了效率。溫度補(bǔ)償在電感器溫度較高時(shí)保持準(zhǔn)確度或 DCR 值不變。

　　表 1 概述了圖 1 所示 Arria 10 開發(fā)套件電路板的電源軌和功能。該表列出了凌力爾特公司的器件，并描述了每種器件的功能。訪問 www.linear.com.cn/altera，點(diǎn)擊 Arria，了解本文所示兩種電路板的詳細(xì)技術(shù)信息。

　　用 LTpowerPlanner 設(shè)計(jì)工具定制電源樹

　　如果開發(fā)套件中列舉的設(shè)計(jì)不能滿足自己的電源要求怎么辦？在這種情況下，可以用基于 PC 的 LTpowerPlanner® 工具來實(shí)現(xiàn)系統(tǒng)電源樹的個(gè)性化和優(yōu)化。

　　從開發(fā)套件中給出的建議著手；然后容易地重新組織電源構(gòu)件、改變電源額定值、計(jì)算效率和功耗、仿真每個(gè)電源構(gòu)件、選擇 DC/DC 穩(wěn)壓器器件型號并驗(yàn)證定制解決方案。

　　LTpowerPlanner 用來產(chǎn)生滿足 Arria 10 開發(fā)套件中 FPGA 要求及系統(tǒng)要求的電源樹 （圖 3），是用途更廣泛的 LTpowerCAD® 設(shè)計(jì)工具之一。

　　LTC2974 （用在電路板上） 增加 PMBus 功能：電源排序、監(jiān)視、裕度調(diào)節(jié)和故障記錄

　　Loss：功耗

　　Sequence On：排序接通

　　Sequence Off：排序斷開

　　Green：綠色

　　Blue：藍(lán)色

　　White：白色

　　Pink：粉色

　　DC to DC Regulator：DC 至 DC 穩(wěn)壓器

　　Summary Report：總結(jié)報(bào)告

　　Total Input Power：總輸入功率

　　Total Output Power：總輸出功率

　　Total Power Loss：總功耗

　　Total Efficiency：總效率

　　Total SoluTIon Size：解決方案總體尺寸

　　LTpowerCAD 可幫助用戶：

　　·選擇具體的凌力爾特 DC/DC 穩(wěn)壓器，以與給定電源性能規(guī)格匹配

　　·選擇合適的電源組件 （例如： 電感器、電阻器和電容器）

　　·優(yōu)化效率和功耗

　　·優(yōu)化穩(wěn)壓器環(huán)路穩(wěn)定性、輸出阻抗和負(fù)載瞬態(tài)響應(yīng)

　　·將設(shè)計(jì)方案輸出到 LTspice®

　　結(jié)論

　　我們可以有把握地開始電源管理電路布局。使用 LTPowerCAD 和 LTPowerPlanner 這類工具，可以大大簡化對負(fù)載點(diǎn)穩(wěn)壓器以及各部分分析結(jié)果的映射任務(wù)。為了舉例說明這些優(yōu)勢，本文采用了用于 Altera Arria 10 FPGA 和 SoC以及其他 Altera FPGA （包括電源樹和材料清單） 的開發(fā)套件設(shè)計(jì)指南。訪問以下網(wǎng)址可獲得有關(guān)信息：www.linear.com.cn/altera。如需了解賽靈思 FPGA 開發(fā)套件，請?jiān)L問：www.linear.com.cn/xilinx。這些開發(fā)套件均經(jīng)過Altera 、賽靈思或第三方開發(fā)商的測試和驗(yàn)證。