新聞中心

EEPW首頁 > > 設(shè)計(jì)應(yīng)用 > RF與數(shù)模電路的PCB設(shè)計(jì)之魅

RF與數(shù)模電路的PCB設(shè)計(jì)之魅

作者: 時(shí)間:2017-10-22 來源:網(wǎng)絡(luò) 收藏

  如何將設(shè)計(jì)在同一PCB上?

本文引用地址:http://www.butianyuan.cn/article/201710/367271.htm

  手持無線通信設(shè)備和遙控設(shè)備的普及推動著對模擬、數(shù)字和混合設(shè)計(jì)需求的顯著增長。手持設(shè)備、基站、遙控裝置、藍(lán)牙設(shè)備、計(jì)算機(jī)無線通信功能、眾多消費(fèi)電器以及軍事/航空航天系統(tǒng)現(xiàn)需要采用技術(shù)。

  數(shù)年來,RF設(shè)計(jì)需要專業(yè)設(shè)計(jì)人員使用專門的設(shè)計(jì)和分析工具來完成。典型情況下,PCB的RF部分由RF專業(yè)人員在獨(dú)立環(huán)境下設(shè)計(jì)好后,再與混合技術(shù) PCB的其余部分合并在一起的。這一過程的效率很低,而且為了與混合技術(shù)整合在一起,常常需要反復(fù)設(shè)計(jì),還需要用到多個(gè)互不相關(guān)的數(shù)據(jù)庫。

  在過去,設(shè)計(jì)功能在兩個(gè)設(shè)計(jì)環(huán)境進(jìn)行和重復(fù),并通過一個(gè)非智能的ASCII接口連接(圖1(a))。兩個(gè)環(huán)境中的PCB系統(tǒng)設(shè)計(jì)和RF專門設(shè)計(jì)系統(tǒng)有它們自己的庫、RF設(shè)計(jì)數(shù)據(jù)庫和設(shè)計(jì)存檔。這就要求兩個(gè)環(huán)境中的設(shè)計(jì)數(shù)據(jù)(原理圖和版圖)和庫通過一個(gè)繁瑣的ASCII接口進(jìn)行管理和同步。

  在這一舊的方法下,RF設(shè)計(jì)師孤立于PCB系統(tǒng)設(shè)計(jì)中的其他部分進(jìn)行RF電路的開發(fā)。然后該RF電路再利用ASCII文件翻譯到總體中,從而在主PCB上創(chuàng)建出原理圖和物理實(shí)現(xiàn)。如果RF電路存在問題,那么設(shè)計(jì)必須在獨(dú)立的RF解決方案中修正,然后再重新翻譯進(jìn)主PCB。

  RF模擬器只模擬了理想的射頻電路。在實(shí)際混合系統(tǒng)實(shí)現(xiàn)中有許多零碎的地層、地過空和相鄰的RF電路,這使得分析變得非常的困難,而且誰都知道這些附加的形狀將會對RF電路運(yùn)作產(chǎn)生長久的影響。

  這一舊方法多年來已成功地用于混合信號電路板設(shè)計(jì),但隨著產(chǎn)品中RF電路含量的增加,兩個(gè)獨(dú)立設(shè)計(jì)系統(tǒng)帶來的問題已開始影響設(shè)計(jì)師的生產(chǎn)力、產(chǎn)品上市時(shí)間和產(chǎn)品的質(zhì)量。

  為了解決這些問題,Mentor Graphics公司已經(jīng)開發(fā)出一種動態(tài)鏈接技術(shù),它可以將PCB原理圖和版圖工具與RF設(shè)計(jì)和模擬工具集成在一起,從而產(chǎn)生了一種新的解決方案,它可以克服傳統(tǒng)的射頻設(shè)計(jì)的缺點(diǎn)。

  RF感知(RF aware)

  為保持PCB和RF設(shè)計(jì)間的設(shè)計(jì)意圖,RF設(shè)計(jì)工具必須理解PCB布局中面向?qū)樱╨ayer-oriented)的結(jié)構(gòu),而PCB系統(tǒng)也必須理解RF設(shè)計(jì)環(huán)境中使用的參數(shù)化平面微波元件。

  另一個(gè)關(guān)鍵問題是,PCB系統(tǒng)將RF電路的版圖構(gòu)建成短路電路,這妨礙了對設(shè)計(jì)進(jìn)行正確的設(shè)計(jì)規(guī)則檢驗(yàn)(DRC)。對當(dāng)今的復(fù)雜RF系統(tǒng)設(shè)計(jì)來說,功能上的RF感知DRC是設(shè)計(jì)方法學(xué)確保設(shè)計(jì)正確所必須的。

  所有這些都對保持設(shè)計(jì)意圖有幫助。保持設(shè)計(jì)意圖非常關(guān)鍵,因?yàn)樗菍?shí)現(xiàn)在工具集間設(shè)計(jì)數(shù)據(jù)的多次往返而不丟失信息的基礎(chǔ)。

  RF設(shè)計(jì)是個(gè)反復(fù)的過程,需要采取很多步驟對設(shè)計(jì)進(jìn)行調(diào)整和優(yōu)化。過去,在真實(shí)的背景下,進(jìn)行RF設(shè)計(jì)非常困難。當(dāng)當(dāng)在PCB上實(shí)現(xiàn)經(jīng)過優(yōu)化的RF模塊時(shí),仍無法保證它仍工作在最佳狀態(tài)。作為一種驗(yàn)證,需要對PCB實(shí)現(xiàn)進(jìn)行電磁場分析(EM)。

  這個(gè)設(shè)計(jì)流程存在好幾個(gè)問題。首先,電路被當(dāng)作簡單的金屬層幾何圖形進(jìn)行模擬,所以RF工具無法對金屬層進(jìn)行修改,無法把經(jīng)優(yōu)化的結(jié)果回送至PCB設(shè)計(jì)后仍擁有一個(gè)良好的RF電路。其次,EM方案很耗時(shí)。

  在新流程中,因?yàn)镻CB工具和RF工具對設(shè)計(jì)意圖有共識,所以電路可在工具集間傳來送去而不會丟失設(shè)計(jì)意圖。這意味著電路模擬(速度很快)和EM分析(當(dāng)需要時(shí))可重復(fù)進(jìn)行,且可對每次電路修改的結(jié)果進(jìn)行比對。這一切是在真實(shí)PCB環(huán)境中完成的,包含了地平面、RF電路的版圖、導(dǎo)線、過孔及其它元件。

  RF PCB設(shè)計(jì)瓶頸

  RF PCB設(shè)計(jì)瓶頸主要有以下幾個(gè)。第一,由于PCB板上的每個(gè)RF模塊可能已經(jīng)被一個(gè)獨(dú)立的RF設(shè)計(jì)小組設(shè)計(jì)出來,以及每個(gè)模塊可以獨(dú)立進(jìn)行升級、演變和重利用,因此將整個(gè)電路作為一個(gè)整體來管理就變得至關(guān)重要,但在任何時(shí)候仍然把這些模塊作為單獨(dú)的電路元件進(jìn)行存取。為了解決這個(gè)問題,原理圖和版圖工具必須擴(kuò)展,以支持分層分組電路。通過這一方法,即使一個(gè)RF電路已經(jīng)在PCB上布好,它仍然可以作為一個(gè)RF電路與其它模塊放在一起,并可以連接到適當(dāng)?shù)?RF設(shè)計(jì)小組進(jìn)行分析。

  

  下一個(gè)障礙是如何設(shè)計(jì)地平面。在傳統(tǒng)的設(shè)計(jì)流程中,采用RF金屬來作為一個(gè)黑箱金屬塊,與地的間隔是手工完成的,因?yàn)檫^空要經(jīng)過每一個(gè)地層。當(dāng)RF電路更新后(這是一個(gè)頻繁的操作),裁掉的部分就必須手動修改以對應(yīng)新的電路。對某些設(shè)計(jì)來說,僅這一編輯過程可能就要花幾周的時(shí)間。

  新的綜合設(shè)計(jì)流程

  RF設(shè)計(jì)工具和PCB設(shè)計(jì)工具之間的綜合一直以ASCII IFF格式文件的雙向轉(zhuǎn)換為基礎(chǔ)。該格式雖能處理部分設(shè)計(jì)數(shù)據(jù),但還遠(yuǎn)遠(yuǎn)沒有實(shí)現(xiàn)無縫的反復(fù)綜合。缺少庫同步是致命的一個(gè)原因。

  這種設(shè)計(jì)需求催生出了一個(gè)基于網(wǎng)絡(luò)的工具間的通信,它在RF設(shè)計(jì)和系統(tǒng)級PCB設(shè)計(jì)間提供一個(gè)動態(tài)雙向鏈接(圖1(b))。為支持并行工程處理,多個(gè) PCB工程師可同時(shí)使用同一個(gè)設(shè)計(jì)數(shù)據(jù)庫,每人都能鏈接一個(gè)或多個(gè)模擬部分。現(xiàn)在,可以采用RF設(shè)計(jì)工具來設(shè)計(jì)RF模塊,并在恰當(dāng)時(shí)候?qū)⑵渚C合為系統(tǒng)級原理圖和PCB的一部分,而不再像過去那樣僅是個(gè)難以琢磨的黑匣子電路。在此階段,可在任一環(huán)境中升級電路并模擬其效果。

  將每個(gè)RF電路看作一組對象,以幫助維護(hù)可追溯性、版本管理和設(shè)計(jì)問題。因?yàn)樵O(shè)計(jì)意圖得以保全,所以可實(shí)施任意多次的設(shè)計(jì)反復(fù),而沒有時(shí)間成本。此外,因?yàn)榭梢栽谡鎸?shí)系統(tǒng)級PCB環(huán)境中對RF模塊進(jìn)行模擬,所以應(yīng)該更詳盡地對其功能進(jìn)行驗(yàn)證以幫助縮短設(shè)計(jì)周期。

  最大程度降低PCB互連設(shè)計(jì)中RF效應(yīng)

  電路板系統(tǒng)的互連包括:芯片到電路板、PCB板內(nèi)互連以及PCB與外部器件之間的三類互連。在RF設(shè)計(jì)中,互連點(diǎn)處的電磁特性是工程設(shè)計(jì)面臨的主要問題之一,本文介紹上述三類互連設(shè)計(jì)的各種技巧,內(nèi)容涉及器件安裝方法、布線的隔離以及減少引線電感的措施等等。

  目前有跡象表明,印刷電路板設(shè)計(jì)的頻率越來越高。隨著數(shù)據(jù)速率的不斷增長,數(shù)據(jù)傳送所要求的帶寬也促使信號頻率上限達(dá)到1GHz,甚至更高。這種高頻信號技術(shù)雖然遠(yuǎn)遠(yuǎn)超出毫米波技術(shù)范圍(30GHz),但的確也涉及RF和低端微波技術(shù)。

  RF工程設(shè)計(jì)方法必須能夠處理在較高頻段處通常會產(chǎn)生的較強(qiáng)電磁場效應(yīng)。這些電磁場能在相鄰信號線或PCB線上感生信號,導(dǎo)致令人討厭的串?dāng)_(干擾及總噪聲),并且會損害系統(tǒng)性能。回?fù)p主要是由阻抗失配造成,對信號產(chǎn)生的影響如加性噪聲和干擾產(chǎn)生的影響一樣。

  高回?fù)p有兩種負(fù)面效應(yīng):1.信號反射回信號源會增加系統(tǒng)噪聲,使接收機(jī)更加難以將噪聲和信號區(qū)分開來;2.任何反射信號基本上都會使信號質(zhì)量降低,因?yàn)檩斎胄盘柕男螤畛霈F(xiàn)了變化。

  盡管由于數(shù)字系統(tǒng)只處理1和0信號并具有非常好的容錯(cuò)性,但是高速脈沖上升時(shí)產(chǎn)生的諧波會導(dǎo)致頻率越高信號越弱。盡管前向糾錯(cuò)技術(shù)可以消除一些負(fù)面效應(yīng),但是系統(tǒng)的部分帶寬用于傳輸冗余數(shù)據(jù),從而導(dǎo)致系統(tǒng)性能的降低。一個(gè)較好的解決方案是讓RF效應(yīng)有助于而非有損于信號的完整性。建議數(shù)字系統(tǒng)最高頻率處 (通常是較差數(shù)據(jù)點(diǎn))的回?fù)p總值為-25dB,相當(dāng)于VSWR為1.1。

  PCB設(shè)計(jì)的目標(biāo)是更小、更快和成本更低。對于RFPCB而言,高速信號有時(shí)會限制PCB設(shè)計(jì)的小型化。目前,解決串?dāng)_問題的主要方法是進(jìn)行接地層管理,在布線之間進(jìn)行間隔和降低引線電感(studcapacitance)。降低回?fù)p的主要方法是進(jìn)行阻抗匹配。此方法包括對絕緣材料的有效管理以及對有源信號線和地線進(jìn)行隔離,尤其在狀態(tài)發(fā)生跳變的信號線和地之間更要進(jìn)行間隔。

  由于互連點(diǎn)是電路鏈上最為薄弱的環(huán)節(jié),在RF設(shè)計(jì)中,互連點(diǎn)處的電磁性質(zhì)是工程設(shè)計(jì)面臨的主要問題,要考察每個(gè)互連點(diǎn)并解決存在的問題。電路板系統(tǒng)的互連包括芯片到電路板、PCB板內(nèi)互連以及PCB與外部裝置之間信號輸入/輸出等三類互連。

  一、芯片到PCB板間的互連

  Pentium IV以及包含大量輸入/輸出互連點(diǎn)的高速芯片已經(jīng)面世。就芯片本身而言,其性能可靠,并且處理速率已經(jīng)能夠達(dá)到1GHz。在最近GHz互連研討會 (www.az.ww.com)上,最令人激動之處在于:處理I/O數(shù)量和頻率不斷增長問題的方法已經(jīng)廣為人知。芯片與PCB互連的最主要問題是互連密度太高會導(dǎo)致PCB材料的基本結(jié)構(gòu)成為限制互連密度增長的因素。會議上提出了一個(gè)創(chuàng)新的解決方案,即采用芯片內(nèi)部的本地?zé)o線發(fā)射器將數(shù)據(jù)傳送到鄰近的電路板上。

  無論此方案是否有效,與會人員都非常清楚:就高頻應(yīng)用而言,IC設(shè)計(jì)技術(shù)已遠(yuǎn)遠(yuǎn)領(lǐng)先于PCB設(shè)計(jì)技術(shù)。

  二、PCB板內(nèi)互連

  進(jìn)行高頻PCB設(shè)計(jì)的技巧和方法如下:

  1. 傳輸線拐角要采用45°角,以降低回?fù)p(圖1);

  2. 要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進(jìn)行有效管理。

  3. 要完善有關(guān)高精度蝕刻的PCB設(shè)計(jì)規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。對布線(導(dǎo)線)幾何形狀和涂層表面進(jìn)行總體管理,對解決與微波頻率相關(guān)的趨膚效應(yīng)問題及實(shí)現(xiàn)這些規(guī)范相當(dāng)重要。

  4. 突出引線存在抽頭電感,要避免使用有引線的組件。高頻環(huán)境下,最好使用表面安裝組件。

  5. 對信號過孔而言,要避免在敏感板上使用過孔加工(pth)工藝,因?yàn)樵摴に嚂?dǎo)致過孔處產(chǎn)生引線電感。如一個(gè)20層板上的一個(gè)過孔用于連接1至3層時(shí),引線電感可影響4到19層。

  6. 要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。

  7. 要選擇非電解鍍鎳或浸鍍金工藝,不要采用HASL法進(jìn)行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(yīng)(圖2)。此外,這種高可焊涂層所需引線較少,有助于減少環(huán)境污染。

  8. 阻焊層可防止焊錫膏的流動。但是,由于厚度不確定性和絕緣性能的未知性,整個(gè)板表面都覆蓋阻焊材料將會導(dǎo)致微帶設(shè)計(jì)中的電磁能量的較大變化。一般采用焊壩(solderdam)來作阻焊層。

  如果你不熟悉這些方法,可向曾從事過軍用微波電路板設(shè)計(jì)的經(jīng)驗(yàn)豐富的設(shè)計(jì)工程師咨詢。你還可同他們討論一下你所能承受的價(jià)格范圍。例如,采用背面覆銅共面 (copper-backedcoplanar)微帶設(shè)計(jì)比帶狀線設(shè)計(jì)更為經(jīng)濟(jì),你可就此同他們進(jìn)行討論以便得到更好的建議。優(yōu)秀的工程師可能不習(xí)慣考慮成本問題,但是其建議也是相當(dāng)有幫助的。現(xiàn)在要盡量對那些不熟悉RF效應(yīng)、缺乏處理RF效應(yīng)經(jīng)驗(yàn)的年輕工程師進(jìn)行培養(yǎng),這將會是一項(xiàng)長期工作。

  此外,還可以采用其他解決方案,如改進(jìn)計(jì)算機(jī)型,使之具備RF效應(yīng)處理能力。

  三、PCB與外部裝置互連

  現(xiàn)在可以認(rèn)為我們解決了板上以及各個(gè)分立組件互連上的所有信號管理問題。那么怎么解決從電路板到連接遠(yuǎn)端器件導(dǎo)線的信號輸入/輸出問題呢?同軸電纜技術(shù)的創(chuàng)新者TrompeterElectronics公司正致力于解決這個(gè)問題,并已經(jīng)取得一些重要進(jìn)展(圖3)。 另外,看一下圖4中給出的電磁場。這種情況下,我們管理著微帶到同軸電纜之間的轉(zhuǎn)換。在同軸電纜中,地線層是環(huán)形交織的,并且間隔均勻。在微帶中,接地層在有源線之下。這就引入了某些邊緣效應(yīng),需在設(shè)計(jì)時(shí)了解、預(yù)測并加以考慮。當(dāng)然,這種不匹配也會導(dǎo)致回?fù)p,必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號干擾。

  電路板內(nèi)阻抗問題的管理并不是一個(gè)可以忽略的設(shè)計(jì)問題。阻抗從電路板表層開始,然后通過一個(gè)焊點(diǎn)到接頭,最后終結(jié)于同軸電纜處。由于阻抗隨頻率變化,頻率越高,阻抗管理越難。在寬帶上采用更高頻率來傳輸信號的問題看來是設(shè)計(jì)中面臨的主要問題。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉