一文讀懂如何更經(jīng)濟(jì)地設(shè)計(jì)一顆新的芯片

　　我們(IEEE)最近與Bunny Huang進(jìn)行了有趣的交流，他是硬件大師以及Chumby，NetTV和Novena Laptop等的創(chuàng)造者。他還是Hacking the Xbox，The Essential Guide to Electronics in Shenzhen兩篇文章的作者，在IEEE Spectrum中有兩篇專(zhuān)題文章。

　　我們感興趣的是Huang的意見(jiàn)，一個(gè)小的資金適中的團(tuán)隊(duì)，比如大學(xué)宿舍的初創(chuàng)公司，是否可以生產(chǎn)一個(gè)定制的芯片，就像現(xiàn)在這樣的團(tuán)隊(duì)輕松創(chuàng)建板級(jí)產(chǎn)品和軟件一樣。

　　軟件企業(yè)可以從可用于構(gòu)建商業(yè)產(chǎn)品的大量開(kāi)源代碼中受益。 (一項(xiàng)研究發(fā)現(xiàn)，商業(yè)應(yīng)用程序平均包含35%的開(kāi)源代碼。)我們想了解芯片設(shè)計(jì)人員是否也能享受開(kāi)源構(gòu)建模塊的豐富生態(tài)系統(tǒng)。

　　還是芯片設(shè)計(jì)仍然是如此封閉，如此具有挑戰(zhàn)性，這實(shí)際上只適用于大型，成熟的公司?

　　IEEE Spectrum：為什么一家小型創(chuàng)業(yè)公司想要首先生產(chǎn)自己的專(zhuān)用集成電路(ASIC)?難道它做任何產(chǎn)品孵化的時(shí)候不能使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)?

　　Huang：FPGA通常會(huì)有很大的封裝，消耗太多的電力。

　　對(duì)于制造諸如助聽(tīng)器，可植入或可食用的醫(yī)療設(shè)備，由動(dòng)物攜帶的GPS跟蹤器，移動(dòng)無(wú)線(xiàn)電設(shè)備，RFID設(shè)備，電子賀卡或其他單一用途的一次性電路來(lái)說(shuō)，ASIC是絕對(duì)必要的。

　　另外一個(gè)例子是WS2812芯片內(nèi)部的驅(qū)動(dòng)器IC-通過(guò)嵌入一個(gè)微型ASIC和LED，可以創(chuàng)建一個(gè)內(nèi)置串行協(xié)議的單封裝RGB LED，從而徹底改變了照明。

　　所以肯定有一系列真正有用的改變行業(yè)的產(chǎn)品，這些產(chǎn)品是FPGA所無(wú)法觸及的，主要是您可能稱(chēng)之為“便宜，低功耗的東西”。

　　您將如何決定何時(shí)使用FPGA以及何時(shí)創(chuàng)建ASIC?那要看與ASIC相比，F(xiàn)PGA浪費(fèi)了大量的硅，所以成本底板(這在很大程度上取決于芯片所需的硅片表面積)通常比您希望的要高一個(gè)數(shù)量級(jí)。但是制造ASIC也不便宜。

　　我現(xiàn)在正處于這個(gè)陷阱當(dāng)中：我試圖構(gòu)建下一代NeTV，這是一個(gè)基于FPGA的視頻處理引擎。能夠完成這種視頻處理的ASIC成本不到FPGA的一半，并且可以做得更好(因?yàn)樗麄兛梢蕴幚?K視頻，而我的FPGA解決方案最大達(dá)到1080p)。但現(xiàn)有的ASIC沒(méi)有我需要的全部功能。但是，由于其他一些限制，我根本無(wú)法為這個(gè)產(chǎn)品創(chuàng)建一個(gè)我自己的ASIC。

　　ASIC的另一個(gè)重要價(jià)值在于其相反的一面：真正的高端產(chǎn)品。讓我用一個(gè)簡(jiǎn)短的軼事來(lái)解釋。

　　前一段時(shí)間，我閱讀了Google的TPU的文章，我想，“該死，我想要那個(gè)?！庇谑俏议_(kāi)始研究FPGA，看看如何構(gòu)建等效功能。

　　我發(fā)現(xiàn)可開(kāi)始為Google的TPU工作的FPGA每個(gè)花費(fèi)數(shù)千美元，而且他們需要超級(jí)昂貴的軟件許可證。一些大公司(如微軟)能夠與FPGA制造商合作，可能微軟收到了相當(dāng)高的折扣。所以它可以創(chuàng)建一些使用FPGA的有趣硬件來(lái)與Google的TPU競(jìng)爭(zhēng)。但是用這種功能強(qiáng)大的FPGA，至少對(duì)于大多數(shù)人或公司來(lái)說(shuō)，單芯片就是17,000美元。

　　Spectrum：從零開(kāi)始創(chuàng)建ASIC最少花費(fèi)是多少?假設(shè)芯片非常簡(jiǎn)單。我想象一小部分成本可能是軟件來(lái)設(shè)計(jì)它的，不是嗎?而且你必須知道哪些設(shè)計(jì)規(guī)則可以滿(mǎn)足。這些信息是否公開(kāi)可用?

　　黃：我曾經(jīng)對(duì)此做過(guò)一點(diǎn)研究。有一些開(kāi)源工具可能能夠讓你實(shí)現(xiàn)。 “SCMOS”設(shè)計(jì)規(guī)則是最可行的。我認(rèn)為這些是Open-V試圖使用的設(shè)計(jì)規(guī)則。

　　至于設(shè)計(jì)軟件，您可以使用基于Magic的開(kāi)源工具鏈(Xcircuit，IRSIM，NetGen，Qrouter和Qflow)?；蛘?，如果您負(fù)擔(dān)得起，您可以使用像Cadence那樣的商業(yè)產(chǎn)品。

　　我用過(guò)Magic和Cadence的設(shè)計(jì)流程。我個(gè)人更喜歡使用Magic的芯片布局編輯器，但是Cadence的軟件更多地是用來(lái)設(shè)計(jì)這么多芯片的。并且Cadence用來(lái)模擬寄生電阻和電容效應(yīng)的工具是經(jīng)過(guò)很好的審查的。

　　這并不是說(shuō)你需要使用Cadence之類(lèi)的東西。我認(rèn)為你可以用Magic來(lái)制造一些容差很大的集成電路 - 你可能會(huì)在LED驅(qū)動(dòng)器中發(fā)現(xiàn)一些集成電路，甚至像助聽(tīng)器那樣的東西。對(duì)射頻設(shè)計(jì)來(lái)說(shuō)，這可能是一個(gè)挑戰(zhàn)，因?yàn)槟M寄生效應(yīng)的開(kāi)源工具可能無(wú)法勝任。但有一種方法可以改進(jìn)模型，使您可以在兩到三個(gè)芯片運(yùn)行中開(kāi)發(fā)出成功的設(shè)計(jì)。

　　與ASIC相比，F(xiàn)PGA會(huì)浪費(fèi)大量硅，所以成本底限往往比您希望的要高一個(gè)數(shù)量級(jí)。

　　總而言之，在180納米左右以下的技術(shù)節(jié)點(diǎn)，你可以放棄使用開(kāi)源工具。比這還要小的，就需要用掩模成像和使用不僅僅是簡(jiǎn)單多邊形的形狀來(lái)做一些真正有趣的事情。而來(lái)自不同廠(chǎng)商的設(shè)計(jì)套件也越來(lái)越封閉。

　　按照今天的標(biāo)準(zhǔn)，180nm非?！按蟆?。但是如果你真的想在一個(gè)硅芯片上放置一些特殊的電路組合，你可以這樣做。這可能會(huì)產(chǎn)生一些新穎的產(chǎn)品，在離散設(shè)計(jì)是不可能的產(chǎn)品。但請(qǐng)注意，晶圓級(jí)芯片尺寸封裝(WL-CSP)允許印刷電路板集成可能與您定制ASIC所能達(dá)到的效果相當(dāng)接近。

　　定制ASIC需要多少成本?估算掩模和芯片制造的成本是困難的，因?yàn)閮r(jià)格清單是保密的。但是我聽(tīng)說(shuō)的消息表明，一個(gè)簡(jiǎn)單的ASIC(比如說(shuō)一個(gè)尺寸為幾平方毫米，使用250-nm技術(shù)節(jié)點(diǎn)制造的ASIC)可能花費(fèi)數(shù)千美元來(lái)購(gòu)買(mǎi)幾十個(gè)樣品。

　　這個(gè)價(jià)格很吸引人，我曾經(jīng)動(dòng)過(guò)制造一個(gè)完全可以檢查的8位或16位CPU的想法。這可能會(huì)吸引那些真正意識(shí)到安全意識(shí)的人，他們想要確保他們使用的微處理器中沒(méi)有什么有趣的東西。

　　Spectrum：好的，我們假設(shè)一家小型創(chuàng)業(yè)公司使用免費(fèi)的設(shè)計(jì)工具，并找到足夠的資金做至少幾個(gè)芯片生產(chǎn)運(yùn)行。設(shè)計(jì)人員能否像軟件開(kāi)發(fā)人員經(jīng)常做的那樣，像構(gòu)建模塊一樣進(jìn)行開(kāi)源電路設(shè)計(jì)?

　　Huang：目前，在register-transfer level(RTL)中有一個(gè)非常合理的自由開(kāi)放電路模塊庫(kù)，這是數(shù)字芯片設(shè)計(jì)中常用的。這包括RISC-V微處理器，也包括像lm32，mor1kx等設(shè)計(jì)。

　　還有相當(dāng)數(shù)量的“wishbone-compatible”設(shè)計(jì)，包括以太網(wǎng)橋和UART等。 OpenCores項(xiàng)目已經(jīng)是一個(gè)非常合理的模塊列表，其中有些模塊甚至已經(jīng)被納入到了ASICs中(但大部分都是針對(duì)FPGA的)。

　　至于混合信號(hào)和模擬信號(hào)，開(kāi)放式設(shè)計(jì)相當(dāng)缺乏。關(guān)于Open-V的激動(dòng)人心的部分是他們?cè)敢忾_(kāi)放和共享模擬和混合信號(hào)模塊。雖然這些設(shè)計(jì)不能應(yīng)用于更先進(jìn)的制造技術(shù)節(jié)點(diǎn)，但至少在“SCMOS”范圍內(nèi)，存在一些機(jī)會(huì)使設(shè)計(jì)可以變成工作芯片。

　　不過(guò)，遺憾的是可能要很長(zhǎng)一段時(shí)間，直到出現(xiàn)一套很好的已經(jīng)在A(yíng)SIC中測(cè)試過(guò)了的模擬和混合信號(hào)設(shè)計(jì)模塊。還有一些可能永遠(yuǎn)無(wú)法通過(guò)開(kāi)放式設(shè)計(jì)獲得的東西，包括SRAM，DRAM，F(xiàn)LASH和電可編程熔絲等存儲(chǔ)器塊。這是因?yàn)檫@些東西需要工藝知識(shí)來(lái)執(zhí)行 - 知道制造芯片的代工廠(chǎng)可能永遠(yuǎn)不會(huì)發(fā)布。

　　總而言之：一個(gè)小型玩家當(dāng)然可以設(shè)計(jì)自己的ASIC，并且只需要一些獨(dú)創(chuàng)性和幾千美元就可以制造出它。 但它無(wú)法創(chuàng)造出復(fù)雜的設(shè)計(jì)或使用最先進(jìn)的技術(shù)節(jié)點(diǎn)。