一文讀懂28GHz 5G通信頻段射頻前端模塊

　　通過依次為驅(qū)動放大級和預驅(qū)動放大級選擇最佳晶體管尺寸來設(shè)計完整的三級功率放大器。這同樣需要仔細考慮設(shè)計折中，因為較大的晶體管尺寸可改善整體線性度但會降低PAE。當所有晶體管的尺寸和偏置確定后，就可以繼續(xù)進行匹配和偏置電路的詳細設(shè)計。版圖設(shè)計從整個設(shè)計過程的早期階段就需要開始考慮，以避免不引入過大的寄生效應以及確保設(shè)計的可實現(xiàn)性。功放的第一和第二級使用共同的柵極偏置引線(加在引腳PA_Vg12上)，而第三級設(shè)置單獨的偏置引線(PA_Vg3)。這樣就可以單獨優(yōu)化兩個電壓，以對PA的線性度或PAE進行提升。漏極供電可以類似地通過兩個獨立的引腳施加+4V電壓在“PA_Vd12”和“PA_Vd3”上，盡管這兩個引腳在PCB板上是相連的。

　　SPDT開關(guān)采用串并結(jié)構(gòu)，該設(shè)計中的串聯(lián)和并聯(lián)分支中集成了多個晶體管以提高線性度1。晶體管截止時的電容限制了關(guān)斷狀態(tài)下器件在高頻率處的固有隔離度，在28GHz時開關(guān)晶體管的隔離度僅為幾dB2。減小晶體管尺寸可以改善固有隔離度，但會增加導通狀態(tài)下的插入損耗并降低其線性度，因此不是一種可行的選擇。這里采取的方法是采用片上電感補償來改善關(guān)斷狀態(tài)隔離度。經(jīng)過細致設(shè)計確保導通狀態(tài)下具有較低插入損耗，以實現(xiàn)發(fā)射通道的高輸出功率和接收通道的低噪聲系數(shù)。開關(guān)由一個比特位控制電壓“Vctrl1”控制，該位設(shè)置為4V時表示發(fā)射模式、0V時表示接收模式?！皢蔚峨p擲控制電路”(SPDT控制電路)可實現(xiàn)單比特控制，該電路本質(zhì)上是一對二線譯碼器?？刂齐娐泛蚐PDT本身消耗的總電流僅1mA，由“VD_SW”處施加的+4V電源提供。

　　接收通道的輸入位于通過SPDT連接到兩級LNA輸入的“天線”引腳處。接收通道的輸出位于標記為“LNA_RFout”的引腳上。與PA一樣，LNA也具有快速開關(guān)賦能電路，使得LNA在不工作時僅消耗低至0.1mA的電流。低噪聲放大器設(shè)計過程的關(guān)鍵是找到一種消耗電流低、又具有良好噪聲系數(shù)和足夠線性度的設(shè)計。

　　重要的第一步是選擇合適的晶體管尺寸?？墒褂枚鄠€短叉指來減小晶體管的柵極電阻并改善噪聲系數(shù)。低噪放的兩級都采用了串聯(lián)感性反饋，以使最佳噪聲系數(shù)所需的阻抗更接近于共軛匹配和最佳增益所需的阻抗。

　　低噪聲放大器的第一級以噪聲系數(shù)為設(shè)計優(yōu)化目標，但仍需產(chǎn)生足夠的增益才能充分降低第二級噪聲系數(shù)的影響。低噪放第二級的噪聲系數(shù)并不重要，因此這級設(shè)計成比第一級有更高的增益。設(shè)計得到的LNA僅需要+4V電源的10mA直流電流。柵極偏置電壓施加在引腳“LNA_Vg”上，而+4V漏極偏置電壓加在“LNA_Vd”上?！癓NA_Vsense”引腳則提供對偏置電流的監(jiān)測。監(jiān)測到的偏置電流信息可以用于控制柵極電壓以補償例如溫度等環(huán)境條件的變化。在正確偏置下，此監(jiān)測引腳的電壓為3.9V。使用增強型晶體管的工藝意味著只需要正電源電壓，從而使MMIC非常便于系統(tǒng)集成。

　　仔細的電磁仿真對確保各個模塊良好的射頻性能是非常重要的。采用了逐步添加的方法，每次將電路的一部分加入到EM仿真中，而其余部分仍使用工藝設(shè)計套件(PDK)中的模型進行仿真。由于集成電路用于二次注塑工藝所得塑料封裝中，所以在集成電路上方注塑的化合物也需要在電磁仿真中考慮。

　　3.評估和測試

　　圖3是射頻前端芯片的照片。該射頻前端MMIC芯片尺寸為3.38mm × 1.99mm。其焊盤/引腳位置與框圖中所示的位置相似，并且它還多集成了多個接地盤，以使其完全可以進行在片射頻測試(RFOW)。它被設(shè)計為采用低成本注塑成型5mm × 5mmQFN封裝。并且考慮到鑄模塑料的影響，需要精心設(shè)計從芯片到PCB的射頻過渡界面。設(shè)計了定制的引線框架用于實現(xiàn)該過渡，并且封裝體上的射頻端口都被設(shè)計為接地-信號-接地(GSG)界面。

　　圖3：28GHz 5G通信射頻前端模塊MMIC的芯片照片

　　完成加工制造之后，對多塊芯片進行了在片射頻測試，以便在封裝之前確認芯片達成了一次流片即成功的設(shè)計目標。這里沒有給出在片射頻測試結(jié)果，給出的所有結(jié)果都是芯片完整封裝后安裝在典型PCB評估板上后測量得到的。

　　PCB評估板采用低成本層壓板材料設(shè)計，適合大批量生產(chǎn)。將封裝好的射頻前端模塊樣品組裝到PCB評估板上;所有測量的性能都校準到PCB評估板上的封裝引腳處，從而包含了芯片到PCB過渡結(jié)構(gòu)的影響。設(shè)計了TRL校準單元來將測量的性能校準到封裝的參考面。圖4顯示了TRL校準PCB板，以及一塊PCB評估板的照片。

　　圖4：封裝好的射頻前端模塊驗證板和TRL校準板照片

　　射頻前端模塊MMIC安裝在PCB上，并以封裝的射頻引腳為參考面獲取驗證結(jié)果。在驗證過程中使用市售的多通道DAC和ADC芯片來控制和監(jiān)測射頻前端模塊。該射頻前端模塊不需要任何負電壓，因為它采用的是增強型工藝。圖5給出了一個典型射頻前端模塊的發(fā)射通道的測量與仿真S參數(shù)的比較。測量數(shù)據(jù)和仿真結(jié)果相當吻合。在此模式下，LNA被關(guān)閉，SPDT控制位“Vctrl1”切換為高電平，而PA則偏置在+4V電壓下約70mA總靜態(tài)電流。從27到29GHz，小信號增益(S21)為17.1dB±0.4dB。輸入反射衰減(S11)在整個頻段優(yōu)于18dB。由于輸出匹配是按功率回退條件下最佳PAE設(shè)計，而不是最好的S22，盡管如此測量到的S22(未給出圖示)在整個頻帶上為8dB或更好。

　　圖5：射頻前端模塊的發(fā)射通道的小信號性能測試與仿真對比

　　以輸出為參考的發(fā)射通道的三階截取點(OIP3)以100MHz的頻率間隔進行評估，以反映5G系統(tǒng)中的寬信道帶寬。圖6是典型射頻前端模塊的實測OIP3與有用頻率的功率之間的關(guān)系圖，其功率范圍從1至11dBm?？梢钥闯鲈?a class="contentlabel" href="http://www.butianyuan.cn/news/listbylabel/label/5G">5G頻段上的OIP3約為+28dBm，有用頻率功率在10dB范圍內(nèi)變動時，OIP3變化很小。測量到的和仿真的OIP3與頻率的關(guān)系如圖7所示，具有良好的一致性。

　　圖6：射頻前端模塊發(fā)射通道的OIP3與頻率和輸出功率的關(guān)系(100MHz的頻率間隔)

　　圖7：測得的和仿真的OIP3隨頻率變化的比較