名家芯思維——FPGA助力人工智能|第68期國(guó)際名家講堂（講堂&實(shí)操）

主辦單位

工業(yè)和信息化部人才交流中心（MIITEC）

承辦單位

江北新區(qū)IC智慧谷

協(xié)辦單位

南京江北新區(qū)人力資源服務(wù)產(chǎn)業(yè)園

南京集成電路產(chǎn)業(yè)服務(wù)中心

江蘇省半導(dǎo)體行業(yè)協(xié)會(huì)

中國(guó)電科集團(tuán)

支持媒體

EETOP、半導(dǎo)體行業(yè)觀察、芯師爺、中國(guó)半導(dǎo)體論壇、芯榜、IC咖啡、半導(dǎo)體行業(yè)聯(lián)盟、半導(dǎo)體圈、芯世相、芯片超人、芯通社、芯論、電子產(chǎn)品世界網(wǎng)

活動(dòng)安排

1.名家芯思維——2018年FPGA助力人工智能研討會(huì)（免費(fèi)參與）

活動(dòng)時(shí)間：2018年7月24日（周二上午）            

活動(dòng)地點(diǎn)：南京江北新區(qū)產(chǎn)業(yè)技術(shù)研創(chuàng)園  （南京浦口區(qū)團(tuán)結(jié)路99號(hào)孵鷹大廈A座3樓316）

臨江路地鐵1號(hào)口有免費(fèi)接駁車(chē)送至研創(chuàng)園

2.第68期國(guó)際名家講堂：FPGA時(shí)序/功耗優(yōu)化和軟硬件協(xié)同設(shè)計(jì)（需注冊(cè)費(fèi)，詳見(jiàn)下文）

活動(dòng)時(shí)間：2018年7月24-26日（周二-周四2.5天）

活動(dòng)地點(diǎn)：南京江北新區(qū)智芯科技樓7樓（南京江北新區(qū)星火路15號(hào)）

南京地鐵3號(hào)線星火路地鐵站1號(hào)或4號(hào)出口100米

名家芯思維：2018年FPGA助力人工智能研討會(huì)（免費(fèi)參與）

活動(dòng)時(shí)間：2018年7月24日（周二上午）

活動(dòng)主題：FPGA助力人工智能

活動(dòng)地點(diǎn)：南京江北新區(qū)產(chǎn)業(yè)技術(shù)研創(chuàng)園（南京市浦口區(qū)團(tuán)結(jié)路99號(hào)孵鷹大廈A座3樓316）

活動(dòng)議程：

注：以上安排可根據(jù)實(shí)際情況進(jìn)行調(diào)整。

報(bào)名方式

1. 郵件報(bào)名

報(bào)名回執(zhí)表下載鏈接：http://www.icplatform.cn/form

填寫(xiě)報(bào)名回執(zhí)表并發(fā)送Word電子版至“芯動(dòng)力人才計(jì)劃”郵箱：icplatform@miitec.cn，

郵件題目格式：報(bào)名+FPGA助力人工智能研討會(huì)+單位名稱(chēng)+人數(shù)；

郵件內(nèi)容：含有姓名、單位、部門(mén)及職務(wù)、電話、郵箱。

2.微信報(bào)名

掃一掃下方二維碼，直接報(bào)名（推薦）

3.電話報(bào)名

汪晨 025-69640094   13901584204  

張歡 025-69678210   18262610717

第68期國(guó)際名家講堂：FPGA時(shí)序/功耗優(yōu)化和軟硬件協(xié)同設(shè)計(jì)  講堂+實(shí)操

專(zhuān)家介紹

哈亞軍  Yajun Ha   上?？萍即髮W(xué)教授

個(gè)人履歷：

1.1996年獲浙江大學(xué)學(xué)士學(xué)位。

2.1999年獲新加坡國(guó)立大學(xué)碩士學(xué)位。

3.2004年獲比利時(shí)魯汶大學(xué)博士學(xué)位。

4.目前是上海科技大學(xué)的全職教授。之前，他是擔(dān)任新加坡資訊與通信研究院科學(xué)家及比亞迪聯(lián)合實(shí)驗(yàn)室主任。同時(shí)，他還是新加坡國(guó)立大學(xué)電子與計(jì)算機(jī)工程系的副教授。

曾在比利時(shí)歐洲微電子中心 (IMEC) 任研究員，在上海航天局航天測(cè)控通信研究所參加研究工作。

研究領(lǐng)域：

FPGA的架構(gòu)、工具和應(yīng)用、可重構(gòu)計(jì)算、低功耗數(shù)字集成電路與系統(tǒng)設(shè)計(jì)、機(jī)器人與智能車(chē)以及和智能硬件相關(guān)的嵌入式系統(tǒng)研究及應(yīng)用。

所在機(jī)構(gòu)及協(xié)會(huì)任職：

1.2016-2017年，擔(dān)任IEEE電路和系統(tǒng)I（TCAS I）雜志的副主編；

2.2013-2014年，擔(dān)任IEEE超大規(guī)模集成系統(tǒng)（TVLSI）雜志的副主編；

3.2011-2013年，擔(dān)任IEEE電路和系統(tǒng)II（TCAS II）雜志的副主編；

4.2009年以來(lái)，擔(dān)任低功耗電子（JOLPE）雜志的副主編。

5.擔(dān)任亞太電子設(shè)計(jì)自動(dòng)化會(huì)議（ASP-DAC）2014年組委會(huì)主席；可編程技術(shù)國(guó)際會(huì)議FPT 2010和FPT 2013技術(shù)委員會(huì)主席；IEEE電路和系統(tǒng)協(xié)會(huì)新加坡分會(huì)主席(2011年和2012年)；ASP-DAC指導(dǎo)委員會(huì)成員；以及IEEE CAS VLSI和應(yīng)用技術(shù)委員會(huì)成員。

6.他是嵌入式系統(tǒng)和FPGA領(lǐng)域的許多知名會(huì)議的技術(shù)委員會(huì)成員，如DAC、DATE、ASP-DAC、FPGA、FPL和FPT。他是上?！扒擞?jì)劃”學(xué)者。他也是IEEE的高級(jí)成員。

所獲榮譽(yù)：

在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等國(guó)際知名期刊和會(huì)議上發(fā)表了近百篇學(xué)術(shù)論文。

講堂大綱

1.FPGAs: Overview of architectures and tools   （FPGAs: 架構(gòu)和工具的概述）

本部分將從回顧數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)開(kāi)始，為本課程的其他主題奠定基礎(chǔ)。在同步設(shè)計(jì)中，設(shè)計(jì)準(zhǔn)則、時(shí)間和功耗約束將被強(qiáng)調(diào)，因?yàn)樗鼈兪撬蠪PGA設(shè)計(jì)應(yīng)該遵循的初始要求。接下來(lái)，我們將概述一般的FPGA架構(gòu)和工具，并用供應(yīng)商提供的FPGA架構(gòu)和工具的實(shí)例來(lái)說(shuō)明。

具體的主題包括:

a.Digital system design basics  數(shù)字系統(tǒng)設(shè)計(jì)的基礎(chǔ)

b.Overview of FPGA architectures  FPGA架構(gòu)的概述

c.Overview of FPGA design tools  FPGA設(shè)計(jì)工具的概述

這堂課也將介紹課程的整體內(nèi)容，并解釋將會(huì)遵循的邏輯與方法。重要的是，課程的主要學(xué)習(xí)目標(biāo)將會(huì)被闡釋?zhuān)约盀橥瓿蛇@些目標(biāo)所需要做的事。

2.Timing Concepts 時(shí)間概念

滿足時(shí)間要求通常是FPGA實(shí)現(xiàn)最重要的挑戰(zhàn)，特別是當(dāng)所需的時(shí)鐘頻率很高時(shí)。我們討論了數(shù)字電路和系統(tǒng)中使用的各種計(jì)時(shí)概念，并說(shuō)明了時(shí)間限制，它們來(lái)自哪里，以及它們?nèi)绾螏椭倪M(jìn)FPGA實(shí)現(xiàn)的計(jì)時(shí)性能。我們將在相應(yīng)的實(shí)操中加強(qiáng)對(duì)概念的理解。

本節(jié)的具體主題包括:

a.Synchronous vs. asynchronous circuits  同步vs. 非同步電路

b.Synchronous timing concepts  同步時(shí)序概念

c.Global timing constraints  全局時(shí)序限制

d.Specific timing constraints  具體時(shí)序約束

e.Timing simulation  時(shí)序仿真

f.Timing report  時(shí)序報(bào)告

The corresponding lab will be: 相應(yīng)的實(shí)驗(yàn)練習(xí)為：Lab 1: Understanding Timing Simulation and Report（實(shí)驗(yàn)一: 了解時(shí)序模擬和報(bào)告）

3.FPGA Timing Closure Techniques FPGA時(shí)序閉合技術(shù)

根據(jù)前一部分討論的概念，本部分將推薦高級(jí)FPGA體系結(jié)構(gòu)中所選的組件，這些組件可能有助于改進(jìn)時(shí)間安排。例如，各種定時(shí)驗(yàn)證的IP硬核、高質(zhì)量的時(shí)鐘管理器等等。此外，為了支持FPGAs進(jìn)出數(shù)據(jù)傳輸需求的不斷增長(zhǎng)，F(xiàn)PGAs中加入了高速I(mǎi)/O模塊，如多千兆收發(fā)機(jī)和以太網(wǎng)IP核。討論了高速度FPGA電路的高密度編碼技術(shù)。最后總結(jié)了一種快速高速時(shí)序閉合的推薦設(shè)計(jì)流程。

具體的主題包括:

a.Timing proven IP hard cores 時(shí)序已被驗(yàn)證的IP硬核

b.Using high quality clocking  使用高質(zhì)量的時(shí)鐘

c.Using high speed I/O modules 使用高速I(mǎi) / O模塊

d.HDL coding techniques for high speed circuits HDL編碼技術(shù)

e.High speed timing closure design flow 高速時(shí)序閉合設(shè)計(jì)流程

The corresponding lab will be: 相應(yīng)的實(shí)操為:Lab 2: Timing Optimization for Closure（實(shí)驗(yàn)二: 時(shí)序閉合優(yōu)化）

4.Power Concepts 功耗概念

在移動(dòng)應(yīng)用中，由于FPGA實(shí)現(xiàn)的功耗限制了每次電池充電后的工作時(shí)間，因此滿足功耗通常是FPGA實(shí)現(xiàn)的關(guān)鍵挑戰(zhàn)。我們將討論數(shù)字電路和系統(tǒng)中使用的各種電源概念，并展示什么是電源組件，它們來(lái)自哪里，以及如何評(píng)估FPGA實(shí)現(xiàn)的功耗。我們將在相應(yīng)的實(shí)驗(yàn)中加強(qiáng)對(duì)概念的理解。

具體的主題包括:

a.FPGA power consumption components ·FPGA功耗來(lái)源

b.Low power FPGA architectures  ·低功耗FPGA架構(gòu)

c.Low power FPGA design tools & algorithms  低功耗FPGA設(shè)計(jì)工具和算法

d.FPGA power estimation   FPGA功率估計(jì)

The corresponding lab will be: 相應(yīng)的實(shí)操為:Lab 3: FPGA Power Evaluation（實(shí)驗(yàn)三：FPGA功耗評(píng)估）

5.FPGA Power Optimization Techniques  FPGA功耗優(yōu)化技術(shù)

基于前一部分討論的概念，本部分將討論實(shí)現(xiàn)低功耗FPGA實(shí)現(xiàn)的一些功耗優(yōu)化技術(shù)，以及使用FPGA設(shè)計(jì)工具實(shí)現(xiàn)低功耗的正確設(shè)計(jì)方法。

具體的主題包括:

a.FPGA power optimization techniques  FPGA功耗優(yōu)化技術(shù)

b.Low power design guidelines  低功耗設(shè)計(jì)指導(dǎo)方針

The corresponding lab will be: 相應(yīng)的實(shí)操為:Lab 4: FPGA Power Optimization（實(shí)驗(yàn)四: FPGA功耗優(yōu)化）

6.Processor and Accelerator Based Computing Architecture  （基于處理器和加速器的計(jì)算體系結(jié)構(gòu)）

在FPGA計(jì)算系統(tǒng)中，我們通常將計(jì)算非密集型代碼分配給處理器(PS)，而計(jì)算密集型代碼分配給基于FPGA邏輯(PL)的加速器。本部分主要介紹處理器+加速器(PS+PL)體系結(jié)構(gòu)的主要概念。主題包括I/O接口、尋址、中斷、直接內(nèi)存訪問(wèn)等。

7.Software/Hardware Co-Design Flow 軟件/硬件協(xié)同設(shè)計(jì)流程

本部分介紹了如何使用SDSoC框架進(jìn)行軟硬件協(xié)同設(shè)計(jì)。我們首先討論如何構(gòu)建SDSoC聯(lián)合設(shè)計(jì)平臺(tái)，該平臺(tái)由PS+PL硬件體系結(jié)構(gòu)及其Linux OS系統(tǒng)軟件組成。然后介紹了如何在PS上編譯算法。第三，我們討論了如何使用剖析來(lái)分析算法，知道算法的哪一部分應(yīng)該分配給PS，哪一部分應(yīng)該分配給PL。最后，我們使用SDSoC來(lái)幫助我們快速實(shí)現(xiàn)所決定的軟硬件劃分，并對(duì)其性能進(jìn)行評(píng)估。

The corresponding lab will be: 相應(yīng)的實(shí)操為:Lab 5: Software/Hardware Co-Design with SDSoC（實(shí)驗(yàn)五: 軟件/硬件與SDSoC協(xié)同設(shè)計(jì)）

8.Software/Hardware System Optimization 軟件/硬件系統(tǒng)的優(yōu)化

討論了軟硬件協(xié)同設(shè)計(jì)系統(tǒng)的優(yōu)化問(wèn)題。利用前一部分得到的共同設(shè)計(jì)的系統(tǒng)，我們可能想進(jìn)一步提高系統(tǒng)性能。我們將討論如何使用高級(jí)合成工具來(lái)優(yōu)化這方面的PL硬件性能。

The corresponding labs will be:  

相應(yīng)的實(shí)操為:

a.Lab 6: Co-Design Optimization（實(shí)驗(yàn)六: 協(xié)同設(shè)計(jì)優(yōu)化）

b.Lab 7: Building SDSoC Co-Design Platform（實(shí)驗(yàn)七: 搭建SDSoC協(xié)同設(shè)計(jì)平臺(tái)）

注冊(cè)費(fèi)用

（1）注冊(cè)費(fèi)用：4800元/期

在線報(bào)名請(qǐng)選擇“普通學(xué)員注冊(cè)”通道

（2）芯動(dòng)力合作單位學(xué)員：3800元/期

在線報(bào)名請(qǐng)選擇“合作單位學(xué)員注冊(cè)”通道

（3）學(xué)生福利：

全國(guó)高校學(xué)生（本碩博）參加國(guó)際名家講堂，享受標(biāo)準(zhǔn)注冊(cè)費(fèi)半價(jià)福利；

南京本地學(xué)校學(xué)生專(zhuān)享注冊(cè)費(fèi)：1000元/人。

在線報(bào)名請(qǐng)選擇“學(xué)生注冊(cè)”通道

（4）老學(xué)員福利：

凡已付費(fèi)參加任意一期2018年國(guó)際名家講堂，均可本人以半價(jià)注冊(cè)費(fèi)參加后續(xù)6個(gè)月內(nèi)任意一期2018年國(guó)際名家講堂。

在線報(bào)名請(qǐng)選擇“老學(xué)員注冊(cè)”通道

（5）高校福利：

全國(guó)高校教師（付費(fèi)注冊(cè)）可免費(fèi)攜帶1名學(xué)生

教師在線報(bào)名請(qǐng)選擇“普通學(xué)員注冊(cè)”通道，攜帶的學(xué)生請(qǐng)選擇“特邀注冊(cè)”通道

注：

①優(yōu)惠政策：針對(duì)學(xué)員推出Bonus Class IV優(yōu)惠政策，詳情請(qǐng)點(diǎn)擊藍(lán)字部分。

②學(xué)生注冊(cè)費(fèi)，需提供學(xué)生證或所在學(xué)校出具的學(xué)生證明（加蓋學(xué)?；?qū)W院公章），掃描件發(fā)送至郵箱：icplatform@miitec.cn，審核通過(guò)后即可參加。

③含授課費(fèi)、資料費(fèi)、活動(dòng)期間午餐。不含學(xué)員交通、住宿等費(fèi)用（學(xué)員自理）。

國(guó)信芯世紀(jì)南京信息科技有限公司為本期國(guó)際名家講堂開(kāi)具發(fā)票，發(fā)票內(nèi)容為培訓(xùn)費(fèi)。

請(qǐng)于2018年7月20日前將注冊(cè)費(fèi)匯至以下賬戶(hù)，并在匯款備注中注明款項(xiàng)信息（第68期+單位+參會(huì)人姓名）。

付款信息：

戶(hù)  名：國(guó)信芯世紀(jì)南京信息科技有限公司

開(kāi)戶(hù)行：中國(guó)工商銀行股份有限公司南京浦珠路支行

帳  號(hào)： 4301014509100090749

或請(qǐng)攜帶銀行卡至活動(dòng)現(xiàn)場(chǎng)，現(xiàn)場(chǎng)支持 POS 機(jī)付款。

報(bào)名方式

1.郵件報(bào)名（推薦）

報(bào)名回執(zhí)表下載鏈接：http://www.icplatform.cn/form

填寫(xiě)報(bào)名回執(zhí)表并發(fā)送Word電子版至“芯動(dòng)力人才計(jì)劃”郵箱，郵箱地址：icplatform@miitec.cn

回執(zhí)表文件名和郵件題目格式為：“報(bào)名+第68期+單位名稱(chēng)+人數(shù)”。

2.微信報(bào)名

掃描下方二維碼，在線報(bào)名（推薦）：

報(bào)名須知：本次活動(dòng)，采取線上報(bào)名，線下付款的形式，線下付款可以對(duì)公打款，或者現(xiàn)場(chǎng)POS刷卡付款，請(qǐng)?jiān)诰€提交報(bào)名！

3.電話報(bào)名

汪晨 025-69640094   13901584204    

張歡025-69678210   18262610717        

住宿預(yù)訂

酒店名稱(chēng)：南京新逸天金絲利酒店

酒店地址：南京市浦口區(qū)麗景路8號(hào)（地鐵三號(hào)線東大成賢學(xué)院4號(hào)出口400米）

協(xié)議價(jià)格：豪華單人間/標(biāo)準(zhǔn)間  338元/間

預(yù)定方式：請(qǐng)需要預(yù)訂酒店的學(xué)員在7月20 日12點(diǎn)前聯(lián)系工作人員。

預(yù)定酒店聯(lián)系人：

郁大鵬  18017813372

郵箱：icqy@miitec.cn

交通路線

1、名家芯思維：南京市江北新區(qū)產(chǎn)業(yè)技術(shù)研創(chuàng)園

接駁車(chē)線路時(shí)間如下（地鐵10號(hào)線臨江路1號(hào)口有免費(fèi)接駁車(chē)送至研創(chuàng)園）

2、第68期國(guó)際名家講堂：南京市江北新區(qū)智芯科技樓7樓

路線：南京地鐵3號(hào)線星火路地鐵站1號(hào)口南100米

2017年FPGA研討會(huì)及講堂現(xiàn)場(chǎng)集錦

2017年9月20日，由工業(yè)和信息化部人才交流中心（MIITEC）和比利時(shí)微電子研究中心（IMEC）聯(lián)合主辦的“名家芯思維”之2017年FPGA產(chǎn)業(yè)及應(yīng)用研討會(huì)在江蘇省南通市成功舉辦，200余人參加本次活動(dòng)。清華大學(xué)魏少軍教授，無(wú)錫中微億芯有限公司總經(jīng)理 單悅爾，賽靈思公司(Xilinx)研究院前沿技術(shù)拓展經(jīng)理 陸佳華，中國(guó)科學(xué)院楊海鋼教授、可編程芯片與系統(tǒng)研究室主任楊海鋼分別進(jìn)行主題分享。

9月20—22日，“芯動(dòng)力”人才發(fā)展計(jì)劃——國(guó)際名家講堂第46期“FPGA架構(gòu)，工具和應(yīng)用”在南通舉辦。上?？萍即髮W(xué)哈亞軍教授與學(xué)員們交流探討FPGA架構(gòu)、工具和應(yīng)用的相關(guān)內(nèi)容。本次活動(dòng)130余位來(lái)自企業(yè)、高校、科研院所的技術(shù)研究人員、相關(guān)代表前來(lái)參加。

哈教授圍繞“FPGA架構(gòu)，工具和應(yīng)用”的主題，從理論技術(shù)、應(yīng)用分享等多個(gè)不同的角度深入分析FPGA的架構(gòu)、工具和應(yīng)用。

哈亞軍教授指出FPGA架構(gòu)使數(shù)字系統(tǒng)得以運(yùn)用，一般有三部分組成：可編程化邏輯，可編程化路徑和可編程化I/O；討論了FPGA架構(gòu)中每個(gè)組成的作用，并且說(shuō)明FPGA架構(gòu)空間的系數(shù)，并展示多年來(lái)如何發(fā)展和改良。此外，聚焦于通用的FPGA架構(gòu)，提供來(lái)自主要FPGA供應(yīng)商的FPGA架構(gòu)實(shí)例：如Xilinx 和 Altera。

同時(shí)，講堂中論述進(jìn)階的FPGA架構(gòu)主題。如為支持FPGA中的數(shù)據(jù)轉(zhuǎn)換的增長(zhǎng)性需求，F(xiàn)PGA中加入了高速輸入、輸出系統(tǒng)，例如千兆級(jí)收發(fā)器和以太網(wǎng)IP核。論述了在新的FPGA架構(gòu)中低能耗和高速度I/O，最終比較不同應(yīng)用中使用FPGA和ASIC為計(jì)算平臺(tái)。

FPGA應(yīng)用部分介紹了包括國(guó)防航空航天電子設(shè)備，醫(yī)療電子，汽車(chē)影像，實(shí)況影像引擎，消費(fèi)電子，數(shù)字顯示，數(shù)據(jù)中心服務(wù)器，高性能計(jì)算服務(wù)器，工業(yè)成像，醫(yī)療超聲波，影像及圖像處理高清攝影，有線通信，光傳輸網(wǎng)絡(luò)，無(wú)線通信處理器等方面的應(yīng)用。哈教授運(yùn)用應(yīng)用及案例剖析FPGA的技術(shù)內(nèi)容和相關(guān)應(yīng)用，使學(xué)員們對(duì)“FPGA”的相關(guān)技術(shù)及其應(yīng)用有了更加全面的了解。

芯動(dòng)力人才計(jì)劃介紹

“芯動(dòng)力”人才計(jì)劃是工業(yè)和信息化部人才交流中心設(shè)立的服務(wù)國(guó)家集成電路產(chǎn)業(yè)發(fā)展的人才專(zhuān)項(xiàng)，通過(guò)整合國(guó)內(nèi)外優(yōu)質(zhì)智力資源，搭建園區(qū)、企業(yè)、專(zhuān)家、人才等行業(yè)要素廣泛參與、資源共享的交流平臺(tái)，構(gòu)建充滿活力和富含價(jià)值的集成電路產(chǎn)業(yè)人文生態(tài)環(huán)境。

“IC智慧谷”是“芯動(dòng)力”人才計(jì)劃的重要組成部分，以提升城市產(chǎn)業(yè)品牌、實(shí)現(xiàn)集成電路產(chǎn)業(yè)人才和項(xiàng)目集聚為目標(biāo)，由中心與地方政府共同運(yùn)營(yíng)。

“芯動(dòng)力”人才計(jì)劃

推動(dòng)產(chǎn)業(yè)演繹人才學(xué)-思-創(chuàng)三重奏。

IC智慧谷

協(xié)助城市奏響人才聚-留-融三部曲。

“芯動(dòng)力”人才計(jì)劃

為中國(guó)集成電路產(chǎn)業(yè)和半導(dǎo)體人做良“芯”事

芯動(dòng)力人才計(jì)劃：

聯(lián)系人：汪晨、周靜梅

電   話：025-69640094、025-69640097

E-mail：icplatform@miitec.cn

工業(yè)和信息化部人才交流中心

2018年6月28日