如何設計基于SoC FPGA的工業(yè)和馬達控制方案？

FOC變換

磁場定向控制(FOC)是通過獨立地確定和控制轉矩和磁化電流分量來提供最佳馬達電流的算法，在永磁同步馬達(PMSM)中，轉子已經(jīng)磁化，因此，為馬達提供的電流只用于轉矩。FOC是計算密集算法，但是，美高森美馬達控制參考設計已經(jīng)針對器件資源的最優(yōu)化而構建的，F(xiàn)OC算法包括Clarke、Park、逆Clarke和逆Park變換。

位置和速度估算器

FOC需要精確的轉子位置和速度作為輸入，精確確定轉子角度對于確保低功耗是必不可少的。增添確定位置和速度的物理傳感器，導致系統(tǒng)的成本增加，并降低可靠性。無傳感器算法有助于省去傳感器，但是增加了計算復雜性。

PLL

鎖相環(huán)(PLL)用于同步信號，PLL在很多應用中有使用，比如角度估算和逆變器的網(wǎng)格同步。

速率限制器

速率限制器模塊可以實現(xiàn)系統(tǒng)變量或輸入的平滑改變。例如，在馬達控制系統(tǒng)中，如果馬達所需的速度出現(xiàn)突變，系統(tǒng)可能變得不穩(wěn)定。為了避免此類現(xiàn)象，速率限制器模塊用于從初始速度轉變到所需的速度。速率限制器模塊可以進行配置以控制速率的改變。

空間矢量調制

空間矢量調制模塊提升了DC總線利用率，并且消除了晶體管開關的短脈沖。與使用正弦PWM相比，可將DC總線利用率提升15%。

三相 PWM 生成

在所有計算的最后，可以得到三相馬達電壓。這些電壓用于生成逆變器中晶體管的開關信號，PWM模塊為六個(三個高側和三個低側)晶體管產(chǎn)生開關信號，并且具有死區(qū)時間和延遲時間插入等先進特性?？删幊痰乃绤^(qū)時間插入特性有助于避免逆變器引腳上的災難性短路情況，這種情況是由于晶體管的關斷時間而發(fā)生的。可編程的延遲插入特性使ADC測量與PWM信號生成能夠同步。該模塊可以配置成與僅由N-MOSFET組成的逆變器或同時由N-MOSFET和P-MOSFET組成的逆變器一起工作。

在 SoC中調試 FPGA設計

通常，與在FPGA器件上進行調試相比，在微控制器上調試設計相對比較容易。在SoC中，可以利用FPGA器件的高性能，同時保持在微控制器中更快速調試的優(yōu)勢。美高森美SmartFusion2 SoC FPGA中的微控制器子系統(tǒng)和FPGA架構可以通過AMBA APB or AXI總線相互通信。這樣可以把測試數(shù)據(jù)注入FPGA架構中，或者從FPGA架構中記錄調試數(shù)據(jù)，從而幫助實現(xiàn)運行時間的內(nèi)部數(shù)據(jù)可視化，用于實時調試。固件代碼可以按步運行，在代碼中可以設置斷點來分析FPGA寄存器數(shù)據(jù)。

基于 SmartFusion2 SoC FPGA的多軸馬達控制解決方案通過USB連接至主機PC，并且與圖形用戶界面(GUI)通信，進行啟動和停止馬達，設置馬達速度數(shù)值和其它系統(tǒng)參數(shù)，并且可表示多達四個系統(tǒng)變量，比如馬達速度、馬達電流和轉子角度。

圖4： GUI屏幕快照 – 圖解內(nèi)部參數(shù)：轉子角度(綠色)， Valpha (紅色)， Vbeta (黑色)， 馬達速度(藍色)

生態(tài)系統(tǒng)

美高森美提供豐富的IP庫，包括先前章節(jié)討論的實現(xiàn)多項馬達控制功能的IP模塊。這些模塊可以輕易進行定制，并且可以在美高森美FPGA器件之間進行移植。使用Libero SoC軟件中的SmartDesign工具，用戶可以通過圖形形式配置和相互連接這些模塊。借助這些IP模塊，設計人員能夠顯著減少在FPGA器件中實施馬達控制算法所需的時間。

這些IP模塊在速度高達30，000 RPM和開關頻率高達400kHz的運行馬達中進行了測試。

工業(yè)通信協(xié)議

工業(yè)網(wǎng)絡的發(fā)展趨勢是使用網(wǎng)絡來替代點至點通信，從而實現(xiàn)更快的通信速度。實施此類高速通信需要更高的帶寬支持，這對于微控制器或DSP同時處理馬達控制算法并不容易。在許多案例中，需要使用一個附加的微控制器或FPGA來處理各個馬達控制器之間的通信。通常使用的以太網(wǎng)協(xié)議是Profinet、EtherNet/IP和EtherCAT標準，這些標準仍然在不斷演進。其它協(xié)議包括CAN和Modbus。在這種情況下使用SoC方案的優(yōu)勢是在單一FPGA平臺上支持多種工業(yè)以太網(wǎng)協(xié)議標準。

根據(jù)最終系統(tǒng)目標，有可能通過重用IP和協(xié)議堆棧(用于通信)來優(yōu)化系統(tǒng)的成本，或者通過在硬件(FPGA)和軟件(ARM Cortex-M3處理器)中仔細劃分功能來優(yōu)化性能。美高森美SmartFusion2 SoC FPGA器件具有內(nèi)置CAN、高速USB、以及一個千兆以太網(wǎng)模塊，這是MSS的一部分。高速SERDES模塊用于實施涉及串行數(shù)據(jù)傳輸?shù)膮f(xié)議。

安全性

美高森美SmartFusion2 SoC FPGA器件能夠提供多項設計和數(shù)據(jù)安全功能，差分功率分析(DPA)認證反篡改保護和加密等設計安全功能可幫助保護用戶的IP。SoC FPGA器件還包括多項數(shù)據(jù)安全特性，比如糾錯編碼(ECC)硬件加速器、AES-128/256，以及SHA-256服務。針對于數(shù)據(jù)安全性，提供EnforcIT IP Suite和CodeSEAL軟件安全構件。EnforcIT IP套件包括一套可定制內(nèi)核(作為網(wǎng)表)，有效地移動安全層面至硬件中。CodeSEAL將對策措施注入固件中，并且能夠獨立使用，或者作為EnforcIT升級。實施協(xié)議的靈活性允許設計人員使用多個安全層來認證來自中央監(jiān)控控制器的信息。

可靠性

在多個市場中安全標準的發(fā)展推動了高可靠性需求，SmartFusion2 FPGA器件經(jīng)設計滿足高可用性、安全關鍵性和任務關鍵性系統(tǒng)需求。以下是SmartFusion2 SoC FPGA器件提供的某些可靠性特性。

SEU免疫能力零FIT率配置

高可靠性工作需要單粒子翻轉(SEU)免疫能力零(FIT)率的FPGA配置，由于采用Flash來配置路由矩陣和邏輯模塊中的晶體管，SmartFusion2架構對于alpha或中子輻射具有免疫能力?；赟RAM FPGA器件在海平面的FIT率為1k至4k，在海平面之上5000英尺則高出很多。高可靠性應用可接受的FIT率低于20，這使得SmartFusion2最適合于這些應用。

EDAC保護

SmartFusion2 FPGA器件具有錯誤檢測與校正(EDAC)控制器， SEU錯誤日益普遍，即使在地平面也不例外， 使用該特性，可保證在MSS存儲器上防止SEU錯誤。

無需外部配置器件

在具有大量FPGA器件的復雜系統(tǒng)中，使用外部配置器件會降低可靠性。在上電時，F(xiàn)PGA花費時間進行配置，這在使用多個FPGA器件的應用中帶來了設計復雜性。SmartFusion2 SoC FPGA在器件內(nèi)部包括了配置存儲器，這具有上電即可運行的額外優(yōu)勢。