新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應用 > 電路板當中的EMI設(shè)計規(guī)范有哪些?

電路板當中的EMI設(shè)計規(guī)范有哪些?

作者: 時間:2018-08-09 來源:網(wǎng)絡(luò) 收藏

有經(jīng)驗的電源開發(fā)者都知道,在PCB設(shè)計過程中便對EMI進行抑制,便能夠在最大程度上在最后的過程中為EMI抑制的設(shè)計節(jié)省非常多的時間。本文將為大家講解PCB當中EMI設(shè)計中的規(guī)范步驟,感興趣的朋友快來看一看吧。

本文引用地址:http://butianyuan.cn/article/201808/386076.htm

IC的電源處理

保證每個IC的電源PIN都有一個0.1UF的去耦電容,對于BGACHIP,要求在BGA的四角分別有0.1UF、0.01UF的電容共8個。對走線的電源尤其要注意加濾波電容,如VTT等。這不僅對穩(wěn)定性有影響,對EMI也有很大的影響。

時鐘線的處理

1)建議先走時鐘線。

2)頻率大于等于66M的時鐘線,每條過孔數(shù)不要超過2個,平均不得超過1.5個。

3)頻率小于66M的時鐘線,每條過孔數(shù)不要超過3個,平均不得超過2.5個

4)長度超過12inch的時鐘線,如果頻率大于20M,過孔數(shù)不得超過2個。

5)如果時鐘線有過孔,在過孔的相鄰位置,在第二層(地層)和第三層(電源層)之間加一個旁路電容、如圖2.5-1所示,以確保時鐘線換層后,參考層(相鄰層)的高頻電流的回路連續(xù)。旁路電容所在的電源層必須是過孔穿過的電源層,并盡可能地靠近過孔,旁路電容與過孔的間距最大不超過300MIL。

6)所有時鐘線原則上不可以穿島。下面列舉了穿島的四種情形。

跨島出現(xiàn)在電源島與電源島之間。此時時鐘線在第四層的背面走線,第三層(電源層)有兩個電源島,且第四層的走線必須跨過這兩個島.

跨島出現(xiàn)在電源島與地島之間。此時時鐘線在第四層的背面走線,第三層(電源層)的一個電源島中間有一塊地島,且第四層的走線必須跨過這兩個島。

跨島出現(xiàn)在地島與地層之間。此時時鐘線在第一層走線,第二層(地層)的中間有一塊地島,且第一層的走線必須跨過地島,相當于地線被中斷。

時鐘線下面沒有鋪銅。若條件限制實在做不到不穿島,保證頻率大于等于66M的時鐘線不穿島,頻率小于66M的時鐘線若穿島,必須加一個去耦電容形成鏡像通路。以圖6.1為例,在兩個電源島之間并靠近跨島的時鐘線,放置一個0.1UF的電容。

當面臨兩個過孔和一次穿島的取舍時,選一次穿島。

時鐘線要遠離I/O一側(cè)板邊500MIL以上,并且不要和I/O線并行走,若實在做不到,時鐘線與I/O口線間距要大于50MIL。

時鐘線走在第四層時,時鐘線的參考層(電源平面)應盡量為時鐘供電的那個電源面上,以其他電源面為參考的時鐘越少越好,另外,頻率大于等于66M的時鐘線參考電源面必須為3.3V電源平面。

時鐘線打線時線間距要大于25MIL。

時鐘線打線時進去的線和出去的線應該盡量遠。盡量避免類似圖A和圖C所示的打線方式,若時鐘線需換層,避免采用圖E的打線方式,采用圖F的打線方式。

時鐘線連接BGA等器件時,若時鐘線換層,盡量避免采用圖G的走線形式,過孔不要在BGA下面走,最好采用圖H的走線形式。

注意各個時鐘信號,不要忽略任何一個時鐘,包括AUDIOCODEC的AC_BITCLK,尤其注意的是FS3-FS0,雖然說從名稱上看不是時鐘,但實際上跑的是時鐘,要加以注意。

ClockChip上拉下拉電阻盡量靠近ClockChip。

I/O口的處理

各I/O口包括PS/2、USB、LPT、COM、SPEAKOUT、GAME分成一塊地,最左與最右與數(shù)字地相連,寬度不小于200MIL或三個過孔,其他地方不要與數(shù)字地相連。

若COM2口是插針式的,盡可能靠近I/O地。

I/O電路EMI器件盡量靠近I/OSHIELD。

I/O口處電源層與地層單獨劃島,且Bottom和TOP層都要鋪地,不許信號穿島(信號線直接拉出PORT,不在I/OPORT中長距離走線)。

幾點說明

A.對EMI設(shè)計規(guī)范,設(shè)計工程師要嚴格遵守,EMI工程師有檢查的權(quán)力,違背EMI設(shè)計規(guī)范而導至EMI測試FAIL,責任由設(shè)計工程師承擔。

B.EMI工程師對設(shè)計規(guī)范負責,對嚴格遵守EMI設(shè)計規(guī)范,但仍然EMI測試FAIL,EMI工程師有責任給出解決方案,并總結(jié)到EMI設(shè)計規(guī)范中來。

C.EMI工程師對每一個外設(shè)口的EMI測試負有責任,不可漏測。

D.每個設(shè)計工程師有對該設(shè)計規(guī)范作修改的建議權(quán)和質(zhì)疑的權(quán)力。EMI工程師有責任回答質(zhì)疑,對工程師的建議通過實驗后證實后加入設(shè)計規(guī)范。

E.EMI工程師有責任降低EMI設(shè)計的成本,減少磁珠的使用個數(shù)。



關(guān)鍵詞:

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉