基于網(wǎng)絡(luò)編碼的多信源組播通信系統(tǒng)，包括源代碼，原理圖等 (三)

信號(hào)名稱

位寬bits

I/O

描述

in_rdy

1

O

數(shù)據(jù)輸出輸入允許信號(hào)

out_data

64

I

輸入的數(shù)據(jù)包的data_bus

out_ctrl

8

I

輸入數(shù)據(jù)包的ctrl_bus

data_vld

1

I

輸入數(shù)據(jù)有效

rd_dcod_reg_req_0

1

O

讀取解碼標(biāo)志位請(qǐng)求

rd_dcod_src_gen_0

12

O

要讀取的數(shù)據(jù)包的信源號(hào)和代編號(hào)

req_ack_vld_0

1

I

輸入有效

alredy_decod_0

1

I

解碼標(biāo)志（“1”代表已經(jīng)解碼，“0”代表未解碼）

Uncod_data

64

O

未編碼數(shù)據(jù)包的數(shù)據(jù)總線

Uncod_ctrl

8

O

未編碼數(shù)據(jù)包的控制總線

Wr_vld

1

O

寫(xiě)capsulation數(shù)據(jù)有效

Out_rdy

1

I

輸出capsulation允許信號(hào)

fwd_rdy

1

I

輸出fwd_sel允許信號(hào)

out_vld

1

O

輸出fwd_sel有效

pay_load

64

O

輸出fwd_sel數(shù)據(jù)（不含包頭）

eop

4

O

最后指示一個(gè)有效字節(jié)的指示

uncod

1

O

指明輸出的數(shù)據(jù)包是否編碼

src_gen_num

12

O

Decoder接收到的數(shù)據(jù)包的信源號(hào)和代的編號(hào)

len_0

16

O

被編碼的第一個(gè)數(shù)據(jù)包的有效載荷的長(zhǎng)度

len_1

16

O

被編碼的第二個(gè)數(shù)據(jù)包的有效載荷的長(zhǎng)度

coef_0

8

O

被編碼的第一個(gè)數(shù)據(jù)包的編碼系數(shù)

coef_1

8

O

被編碼的第二個(gè)數(shù)據(jù)包的編碼系數(shù)

hp_info_vld

1

O

輸出信息有效

encod_pkt_trans_fi

1

O

編碼數(shù)據(jù)包傳輸完畢標(biāo)志

oc_info_vld

1

I

解碼控制輸入信息有效

uncod_pkt_need

1

I

未編碼的數(shù)據(jù)包是/否解碼因子（1=是，0=否）

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

fwd_rdy

1

O

輸入fwd_sel允許信號(hào)

out_vld

1

I

輸入fwd_sel有效

pay_load

64

I

輸入fwd_sel數(shù)據(jù)總線（不含包頭）

eop

4

I

最后指示一個(gè)有效字節(jié)的指示

uncod

1

I

指明輸出的數(shù)據(jù)包是否編碼

wr_req

1

O

寫(xiě)RAM請(qǐng)求

encod_data

72

O

寫(xiě)RAM的數(shù)據(jù)總線

ram_data_vld

1

O

數(shù)據(jù)有效

encod_data_eop

4

O

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

wr_ack

1

I

寫(xiě)RAM響應(yīng)

uncod_data_vld

1

O

輸出至dcod_operation的數(shù)據(jù)有效

uncod_data_factor

64

O

輸出至dcod_operation的數(shù)據(jù)總線

uncod_data_eop

4

O

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

dcod_rdy

1

I

輸出至dcod_operation允許信號(hào)

fd_back_ack

1

O

接受反饋?lái)憫?yīng)

fd_back_vld

1

I

反饋數(shù)據(jù)有效標(biāo)志

fd_back_req

1

I

反饋請(qǐng)求

fd_back_data

64

I

反饋數(shù)據(jù)總線

fd_back_data_eop

4

I

反饋數(shù)據(jù)結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

wr_req

1

I

寫(xiě)RAM請(qǐng)求

encod_data

72

I

寫(xiě)RAM的數(shù)據(jù)總線

ram_data_vld

1

I

數(shù)據(jù)有效

encod_data_eop

4

I

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

wr_ack

1

O

寫(xiě)RAM響應(yīng)

wr_ram_num

2

I

要寫(xiě)入的RAM號(hào)

info_vld

1

I

數(shù)據(jù)有效標(biāo)志

req_ram_num

1

O

讀RAM號(hào)請(qǐng)求

rd_ram_num

2

I

需要讀取數(shù)據(jù)的RAM號(hào)

rd_req

1

I

讀RAM請(qǐng)求

ram_data_eop

4

O

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

ram_data

72

O

讀RAM的數(shù)據(jù)總線

ram_vld

1

O

讀RAM數(shù)據(jù)有效

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

Pkt_vld

1

I

要解碼的數(shù)據(jù)包輸出有效標(biāo)志

Pkt_decoding

12

I

正在解碼的數(shù)據(jù)包的信源號(hào)、代編號(hào)

Decod_com

1

O

數(shù)據(jù)包解碼完成標(biāo)志

has_other_factor

1

I

有另外一個(gè)解碼因子

Pkt_not_find

1

I

所需要解碼數(shù)據(jù)包未找到

pkt_need_src_gen

12

O

解碼需要的數(shù)據(jù)包

need_pkt_vld

1

O

所需數(shù)據(jù)包有效

src_gen_num

12

I

Decoder接收到的數(shù)據(jù)包的信源號(hào)和代的編號(hào)

len_0

16

I

被編碼的第一個(gè)數(shù)據(jù)包的有效載荷的長(zhǎng)度

len_1

16

I

被編碼的第二個(gè)數(shù)據(jù)包的有效載荷的長(zhǎng)度

coef_0

8

I

被編碼的第一個(gè)數(shù)據(jù)包的編碼系數(shù)

coef_1

8

I

被編碼的第二個(gè)數(shù)據(jù)包的編碼系數(shù)

hp_info_vld

1

I

輸入信息有效

encod_pkt_trans_fi

1

I

編碼數(shù)據(jù)包傳輸完畢標(biāo)志

oc_info_vld

1

O

解碼控制輸出信息有效

uncod_pkt_need

1

O

未編碼的數(shù)據(jù)包是/否解碼因子（1=是，0=否）

wr_ram_num

2

O

要寫(xiě)入的RAM號(hào)

info_vld

1

O

數(shù)據(jù)有效標(biāo)志

req_ram_num

1

I

讀RAM號(hào)請(qǐng)求

rd_info_req

1

I

讀取解碼信息請(qǐng)求

dcod_info_vld

1

O

解碼信息有效

ram_num

2

O

解碼數(shù)據(jù)包的所存儲(chǔ)的RAM號(hào)

coef_mut

8

O

乘法系數(shù)

coef_div

8

O

除法系數(shù)

cap_info_req

1

I

封裝信息請(qǐng)求

dcod_comp

1

I

解碼封裝完成

cap_info_vld

1

O

封裝信息有效

need_feed_back

1

O

需要反饋

pkt_len

16

O

數(shù)據(jù)包長(zhǎng)度

src_num

4

O

數(shù)據(jù)包的信源號(hào)

gen_num

8

O

數(shù)據(jù)報(bào)的代編號(hào)

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

dcod_payload

64

O

解碼后的數(shù)據(jù)包的有效載荷

end_payload

4

O

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

payload_vld

1

O

輸出數(shù)據(jù)有效

wr_rdy

1

I

輸出數(shù)據(jù)允許信號(hào)

uncod_data_vld

1

I

輸入至dcod_operation的數(shù)據(jù)有效

uncod_data_factor

64

I

輸入至dcod_operation的數(shù)據(jù)總線

uncod_data_eop

4

I

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

dcod_rdy

1

O

輸入至dcod_operation允許信號(hào)

rd_ram_num

2

O

需要讀取數(shù)據(jù)的RAM號(hào)

rd_req

1

O

讀RAM請(qǐng)求

ram_data_eop

4

I

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

ram_data

72

I

讀RAM的數(shù)據(jù)總線

ram_vld

1

I

讀RAM數(shù)據(jù)有效

rd_info_req

1

O

讀取解碼信息請(qǐng)求

dcod_info_vld

1

I

解碼信息有效

ram_num

2

I

解碼數(shù)據(jù)包的所存儲(chǔ)的RAM號(hào)

coef_mut

8

I

乘法系數(shù)

coef_div

8

I

除法系數(shù)

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

decoder_in_rdy

1

I

輸出至SRAM允許信號(hào)

decoder_in_wr

1

O

輸出有效

decoder_in_data

64

O

輸出至SRAM數(shù)據(jù)總線

decoder_in_ctrl

8

O

輸出至SRAM控制總線

set_req

1

O

置位請(qǐng)求

set_src_gen

12

O

需要置位的數(shù)據(jù)包（表示已經(jīng)解碼完畢）

set_info_vld

1

O

置位信息有效

set_ack

1

I

置位請(qǐng)求響應(yīng)

cap_info_req

1

O

封裝信息請(qǐng)求

dcod_comp

1

O

解碼封裝完成

cap_info_vld

1

I

封裝信息有效

need_feed_back

1

I

需要反饋

pkt_len

16

I

數(shù)據(jù)包長(zhǎng)度

src_num

4

I

數(shù)據(jù)包的信源號(hào)

gen_num

8

I

數(shù)據(jù)報(bào)的代編號(hào)

dcod_payload

64

I

解碼后的數(shù)據(jù)包的有效載荷

end_payload

4

I

數(shù)據(jù)包結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

payload_vld

1

I

輸入數(shù)據(jù)有效

wr_rdy

1

O

輸入數(shù)據(jù)允許信號(hào)

fd_back_ack

1

I

接受反饋?lái)憫?yīng)

fd_back_vld

1

O

反饋數(shù)據(jù)有效標(biāo)志

fd_back_req

1

O

反饋請(qǐng)求

fd_back_data

64

O

反饋數(shù)據(jù)總線

fd_back_data_eop

4

O

反饋數(shù)據(jù)結(jié)束標(biāo)志，指明最后一個(gè)有效字節(jié)

Uncod_data

64

I

未編碼數(shù)據(jù)包的數(shù)據(jù)總線

Uncod_ctrl

8

I

未編碼數(shù)據(jù)包的控制總線

Wr_vld

1

I

寫(xiě)capsulation數(shù)據(jù)有效

Out_rdy

1

O

輸入數(shù)據(jù)包允許信號(hào)

信號(hào)名稱

位寬bits

I/O

信號(hào)描述

decoder_in_rdy

1

O

寫(xiě)SRAM控制器允許信號(hào)

decoder_in_wr

1

I

輸入有效

decoder_in_data

64

I

輸入至SRAM控制器數(shù)據(jù)總線

decoder_in_ctrl

8

I

輸入至SRAM控制器控制總線

reset_req

1

O

復(fù)位請(qǐng)求

reset_src_gen

12

O

需要復(fù)位的數(shù)據(jù)包（表示解碼后已發(fā)送完畢）

reset_info_vld

1

O

復(fù)位信息有效

reset_ack

1

I

復(fù)位請(qǐng)求響應(yīng)

dcod_data_0

64

O

輸出的IP數(shù)據(jù)包的數(shù)據(jù)總線

dcod_ctrl_0

8

O

輸出的IP數(shù)據(jù)包的控制總線

wr_vld_0

1

O

輸出有效

wr_rdy_0

1

I

發(fā)送數(shù)據(jù)允許標(biāo)志

sram_addr

19

O

Sram讀/寫(xiě)地址

sram_we

1

O

Sram寫(xiě)使能

sram_bw

4

O

SRAM寫(xiě)入控制信號(hào)

sram_wr_data

36

O

SRAM寫(xiě)數(shù)據(jù)總線

sram_rd_data

36

I

SRAM讀數(shù)據(jù)總線

sram_tri_en

1

O

SRAM寫(xiě)三態(tài)控制