如何在硅芯片制作完成前進(jìn)行軟件開發(fā)

　　片上系統(tǒng)(SoC)開發(fā)不再僅僅是簡單的硅芯片開發(fā)過程。現(xiàn)代設(shè)備大量使用了各種軟件，包括軟件棧、中間件、啟動代碼和驅(qū)動程序。你大可悠然自若地等到硅芯片開發(fā)完成后，再將其放在電路板上開始進(jìn)行軟件的開發(fā)。然而在激烈的市場競爭中，時間就是生命。開發(fā)進(jìn)度日益緊迫，若能在硅芯片制作完成前便著手進(jìn)行軟件開發(fā)，將成為一個巨大的競爭優(yōu)勢。要做到這一點，需要滿足以下三個要求：首先，需要一套可供寄存器傳輸級(RTL)設(shè)計高速運(yùn)行、且在硅芯片或開發(fā)板準(zhǔn)備就緒前就能在上面正常運(yùn)行軟件的仿真系統(tǒng);此外，還需要一個高速、基于事務(wù)的協(xié)同建模通道將仿真器與基于工作站的軟件調(diào)試工具進(jìn)行連接;最后，還需要提供符合軟件開發(fā)者需求的軟件調(diào)試環(huán)境。

　　為一種硬件還沒有成型的產(chǎn)品開發(fā)軟件時，首先需要一個能運(yùn)行代碼的環(huán)境。通常有兩種選擇：物理環(huán)境或虛擬環(huán)境。大多數(shù)項目都是基于某個現(xiàn)有設(shè)計，即在原有版本中添加某些功能，使原有版本功能更強(qiáng)、速度更快、性能更好。這種情況下，有可能從接手項目的原有設(shè)計版本中直接獲取現(xiàn)成的電路板，或者能取得該電路板的軟件環(huán)境以進(jìn)行軟件開發(fā)，用自己的調(diào)試環(huán)境來對其進(jìn)行驗證。到目前為止，最簡單的做法就是在現(xiàn)成的電路板上運(yùn)行。如果是開發(fā)一個全新的軟件，你可以使用一塊開發(fā)板，運(yùn)氣好的話，或許還能找到類似的開發(fā)板。還有一種可行的方法，即在一個虛擬電路板上運(yùn)行，如虛擬機(jī)(QEMU)。QEMU是一個開源系統(tǒng)仿真器，可隨意模擬各種ARM板。ARM公司也提供一個虛擬平臺，稱作“基礎(chǔ)模型”(可在其網(wǎng)站上免費(fèi)獲得)，類似于QEMU,可運(yùn)行ARM代碼。二者都有引入調(diào)試器的工具。

　　圖1:Mentor公司驗證平臺將先進(jìn)的仿真器解決方案、硬件加速器平臺以及強(qiáng)大的調(diào)試環(huán)境整合在一個全球共享的高性能數(shù)據(jù)處理中心資源里。

　　有了可運(yùn)行和調(diào)試代碼的環(huán)境，就可以開始編程了。某些情況下，你將需要訪問一些還未成型的全新外圍設(shè)備，應(yīng)對此問題的一個解決方案是創(chuàng)建一個模型。我們先從一個非常簡單的例子入手：讀取這個新外圍設(shè)備的ID寄存器。許多外圍設(shè)備都有ID寄存器，這是一個只讀寄存器，讀取時返回固定的已知數(shù)值。這就好像讓驅(qū)動程序多了些許自信，讓其意識到設(shè)備在與正確的外圍設(shè)備通信。很早以前，在驅(qū)動程序初始化時，讀取寄存器并將其與預(yù)期進(jìn)行比較就是一件較為敏感的事情。以下是一個ARM pl011串口驅(qū)動程序的例子：

　　圖2:校驗一個新外圍設(shè)備的ID寄存器

　　驅(qū)動程序代碼使用宏readl和writel對寄存器進(jìn)行讀寫。這些在linux內(nèi)核中定義的驅(qū)動程序被作為一種訪問硬件的方式。但假如啟動了一個新的驅(qū)動程序，你就可以在本地進(jìn)行重新定義，以得到所需的響應(yīng)。例如：

　　你無需訪問實際硬件，便能開始進(jìn)行軟件開發(fā)。當(dāng)然，你也可以采取極端的做法，使用這種方法來建模一個完整的外圍設(shè)備，但無論如何請不要嘗試最簡單的外圍設(shè)備，因為那樣很容易產(chǎn)生故障。一旦出現(xiàn)握手失敗而采樣仍然在進(jìn)行，系統(tǒng)可能會丟失某些返回值。

　　假如處于虛擬環(huán)境，如QEMU或ARM快速模型(AFM)—基礎(chǔ)模型的付費(fèi)版本，你可以引進(jìn)更加復(fù)雜的模型。AFM連接了System-C,相比于存根代碼(stub-code)，這是一種更適宜于建模硬件行為的環(huán)境。QEMU也可以擴(kuò)展模型，但經(jīng)驗不是憑空而來的，需要經(jīng)過多次實踐。與許多開源項目一樣，代碼即是文檔。若使用了QEMU，但又不想在一團(tuán)糟的C代碼中苦苦掙扎并嘗試?yán)沓鲱^緒，那么一旦你需要超越存根代碼，你可能想要跳過這個階段。

　　很多情況下，無法使用存根代碼進(jìn)行驗證，甚至連你為軟件運(yùn)行所創(chuàng)建的更復(fù)雜的System-C模型也無能為力。例如，你無從得知硬件團(tuán)隊和軟件團(tuán)隊在設(shè)備中使用的是否為同一個寄存器映射。通過一個不會做出任何意料之外的反應(yīng)的寄存器，你根本無從驗證其設(shè)置是否正確。如果你同時編寫驅(qū)動程序和相應(yīng)的外圍設(shè)備模型，那么也只能證明你對二者的理解是相吻合的。

　　虛擬樣機(jī)系統(tǒng)，如Mentor Graphics的Vista,可用于創(chuàng)建你所需的更復(fù)雜化的模型。一般情況下，這些模型的處理速度非常快，軟件運(yùn)行也很順暢。如果硬件團(tuán)隊創(chuàng)建了虛擬樣機(jī)模型，那么在該模型上運(yùn)行軟件時，便能驗證軟硬件團(tuán)隊的設(shè)計觀點是否相符。通常情況下，二者的設(shè)計觀點是存在差異的。若能盡早發(fā)現(xiàn)這些差異，則在設(shè)計周期的后期可避免不少麻煩，讓你不至于抓狂。在一個軟硬件都很容易調(diào)試的工具中，要實現(xiàn)這一點其實并不難。

　　虛擬樣機(jī)有一個你所開發(fā)的軟件外圍設(shè)備的完整功能模型。你將能以創(chuàng)建終極目標(biāo)系統(tǒng)同樣的方式來創(chuàng)建自己的軟件，還能訪問外設(shè)的寄存器，就像在真實的硬件上運(yùn)行一樣。此外，通過虛擬樣機(jī)可以直接查看這些外設(shè)寄存器，在無任何干擾的情況下，調(diào)試過程變得更容易。你將能充分地編寫驅(qū)動程序并驗證其運(yùn)行是否正常。你甚至還可以粗略計算出總共所需要的時間。然而，精確的驗證時間的計算，還需等到與硬件更匹配的軟件問世。

　　需要記住的是，虛擬樣機(jī)并不是真正的硬件，而只是一個模型。模型(以程序的形式)需要由設(shè)計師來編寫，但設(shè)計師所編寫的程序偶爾會出現(xiàn)錯誤。還需要注意的是，硬件在一個很抽象的層面上建模，這可以引發(fā)實際硬件的微妙、卻又至關(guān)重要的差異。因此，即使驅(qū)動程序完全驗證了虛擬樣機(jī)，你的工作仍然沒有結(jié)束，還需要在更詳細(xì)的硬件環(huán)境中進(jìn)行驗證。

　　硬件團(tuán)隊已經(jīng)創(chuàng)建了可執(zhí)行的硬件模型，作為正常開發(fā)周期的一部分。他們在寄存器傳輸級(RTL)使用一種硬件描述語言(HDL)來描述自己的設(shè)計。最終，通過一系列運(yùn)行編譯器和分析器來運(yùn)行該設(shè)計的HDL描述，創(chuàng)建掩模組以用于制造硅芯片。HDL可在仿真軟件上運(yùn)行，并提供待生產(chǎn)硬件的時鐘周期的準(zhǔn)確運(yùn)行狀態(tài)。唯一的問題是，大部分以HDL描述的實體設(shè)計模擬器只能以幾十或幾百赫茲的頻率運(yùn)行，無法達(dá)到兆赫，甚至連千赫都很困難，對于軟件程序員來說，這種頻率低得幾乎毫無用處。同樣的HDL可用于編寫可編程邏輯器(FPGA)或硬件加速器，如Mentor Graphics的Veloce.FPGA和硬件加速器可實現(xiàn)HDL所描述的行為，但它們的運(yùn)行速度是兆赫級的。對于軟件工程師來說，這一速度仍然不夠，但是至少是可用的。

　　一旦你已經(jīng)使用了存根代碼和虛擬樣機(jī)的全部功能，假如有一個是可用的，那么下一步就是在一個更加精確的硬件模型上驗證你編寫的代碼，具體來說，就是RTL.開始這一步驟的最佳方法是將虛擬機(jī)(QEMU或AFM)與硬件的RTL模型結(jié)合起來，在軟降仿真器或硬件加速器中運(yùn)行。Mentor Graphics的產(chǎn)品Warpcore使這種方法成為可能。它將虛擬機(jī)與RTL執(zhí)行環(huán)境進(jìn)行了結(jié)合，僅在RTL被訪問時才運(yùn)行RTL仿真器。將虛擬機(jī)與仿真環(huán)境相結(jié)合，以幾百赫茲的頻率運(yùn)行，看似瘋狂，但是在不過度運(yùn)行硬件的情況下，這種做法是可行的。如果硬件只運(yùn)行一百萬個時鐘左右，執(zhí)行效果會很好。通常情況下，仿真器更易于建立、訪問和調(diào)試。一旦你需要使硬件運(yùn)行超過一百萬個時鐘周期，則需要使用硬件加速器以實現(xiàn)更優(yōu)良的性能。