降低電源紋波噪聲只需三步

　　如圖7 所示是比較好的PCB布局，調整了變壓器的位置，將變壓器輸出地通過兩個電容后，再回到地平面和輸出引腳相連。實測在相同5V/2A輸出的負載下，噪聲已降到60mV VP-P，差別顯著。

　　圖7 好的PCB布局

　　五、輸出濾波電容的影響

　　輸出濾波電容的容值、ESR對模塊輸出的紋波噪聲也有直接影響。按圖8所示的P0505FLS-1W測試紋波噪聲。

　　外部不加外接電容，測試輸出的紋波噪聲，如圖9所示，約為52mV。同樣的輸入、負載條件下，電源的輸出端放置MLCC，實測電源輸出的紋波噪聲降到不到36mV。

　　圖8測試用圖

　　圖9 無外接電容

　　圖10 外加電容

　　實際應用時，電容除容量、ESR外，建議負載端的電容在回到電源之前，先匯集到輸出電容，經(jīng)過電容濾波后，再回到電源，從而有效降低紋波噪聲對電路的影響。如圖11所示。

　　圖11 外部電容的位置

　　六、電感對紋波噪聲的影響

　　電感的感量及寄生電容對紋波噪聲的影響同樣顯著。一般地，感量大時對紋波抑制作用明顯，寄生電容小的電感對噪聲抑制效果好。以對紋波抑制為例，測試對電源輸出紋波的影響，測試圖如圖12所示。

　　圖12 測試電感濾波效果用例

　　根據(jù)圖12，我們先人為的把產(chǎn)品內部的濾波電感短路，只用電容濾波，測得紋波噪聲如圖13所示，紋波峰峰值約50mV。

　　圖13人為短路內部濾波電感的紋波噪聲圖

　　下一步，在電源外部增加一個LC電路，在相同輸入、負載條件下，重測紋波噪聲圖，如圖14所示，紋波已接近直線，非常小。

　　圖14 外加LC的紋波噪聲圖

　七、非紋波的震蕩處理

　　前面介紹了紋波是與開關電源的工作頻率相關，但是還有另外一種震蕩是與負載的工作頻率相關的，如圖15所示。

　　圖15 負載工作周期大約1.1s

　　DC-DC電源模塊給MCU、晶振、WiFi模塊等電路同時供電，WIFI模塊會繼續(xù)周期性的掃描，掃描開啟時，電源模塊電流會增加，使得模塊輸出電壓瞬間會有一個下降;同理掃描關斷時，模塊輸出電壓會上升突變。

　　這種模塊輸出電壓的突變，并不是產(chǎn)品本身的紋波噪聲，而是由于負載電流的突變，釋放了電容電壓。減小這類紋波的最好辦法，是在負載前段增加π濾波器。

　　以上簡單從紋波噪聲的圖例、測試方法開始，描述從電源設計、外部電路應用出發(fā)，結合實際測試比較幾種降低紋波噪聲的方法。實際的工程應用中還需考慮電容、電感的負載效應、自激影響等，需再做深究。

　　如果在電源模塊選型中，選用低紋波噪聲的電源模塊，可省去外圍電路的搭建。致遠電子自主研發(fā)、生產(chǎn)的隔離電源模塊已有近20年的行業(yè)積累，打造自主電源IC，推出P系列全工況優(yōu)選型DC-DC電源，結合合理的PCB設計以及測試規(guī)范，較傳統(tǒng)設計，紋波噪聲低至50mV，為用戶打造高可靠性供電環(huán)境。并且模塊滿載效率高達85%，輕載效率仍高至79%，保證全工況高效供電，有效降低電源溫升，最大程度保證用戶產(chǎn)品的可靠性，是板級直流供電的理想解決方案。