Achronix與Mentor共同打造以高等級邏輯綜合（HLS）與FPGA技術(shù)的連接推動5G應(yīng)用新發(fā)展

　　FPGA技術(shù)因為具有其并行執(zhí)行、運算性能高、功耗低、可重配置以及相比ASIC開發(fā)周期短等優(yōu)點，目前在各個領(lǐng)域中都有廣泛的應(yīng)用。但是隨著FPGA器件資源容量的不斷提高，邏輯設(shè)計的規(guī)模也越來越大，傳統(tǒng)的邏輯代碼設(shè)計變得十分復(fù)雜，開發(fā)周期也愈發(fā)漫長。由此，在2018年8月,基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器件和嵌入式FPGA(eFPGA)半導(dǎo)體知識產(chǎn)權(quán)(IP)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布：該公司FPGA技術(shù)系列產(chǎn)品已獲得其合作伙伴、西門子旗下的Mentor公司的支持，將持續(xù)為其提供優(yōu)化的高等級邏輯綜合(HLS)流程。 HLS的引入，對于提高FPGA開發(fā)效率，提高算法的收斂、迭代速度，有著非常明顯的效果。

　　該集成開發(fā)環(huán)境使設(shè)計人員能夠使用Mentor的Catapult?HLS和Achronix的ACE設(shè)計工具快速的用C ++實現(xiàn)FPGA設(shè)計。此項合作首先已可用于5G無線應(yīng)用，以減少整體開發(fā)工作并提高結(jié)果的質(zhì)量(QoR)，它適用于任何面向Achronix技術(shù)的設(shè)計。

　　“Mentor功能強大的Catapult工具和Achronix的嵌入式FPGA技術(shù)結(jié)合在一起，可為那些其SoC設(shè)計需要高性能FPGA技術(shù)的公司提供了真正獨到的價值組合，而這些SoC可以使用經(jīng)過驗證的、基于C語言的設(shè)計流程來進行配置，”Achronix負(fù)責(zé)市場營銷的副總裁Steve Mensor評論道。 “這種組合型解決方案很好地證明了Mentor和Achronix工程團隊之間的緊密合作關(guān)系。 我們首先面向的目標(biāo)應(yīng)用是5G無線，但是在其他許多需要最快開發(fā)時間的細分市場應(yīng)用中，這項整體解決方案的獨特功能都有其價值。“

　　“我們高興地歡迎Achronix加入Mentor OpenDoor計劃，并樂于成為Achronix合作伙伴計劃的活躍成員。 這種開放且相互配合的合作伙伴關(guān)系具有非常高的戰(zhàn)略意義，并已經(jīng)被證明是有益于我們的共同客戶，“Mentor公司Calypto Systems業(yè)務(wù)部市場營銷總監(jiān)Ellie Burns說到。 “Achronix eFPGA提供了極強大的功能，它能夠適應(yīng)一款具有現(xiàn)場可編程能力的SoC的后期變化和新要求。 再加上Catapult HLS和C ++的驗證速度，芯片設(shè)計人員現(xiàn)在可以在幾天而不是幾周或幾個月內(nèi)輕松地從算法更改轉(zhuǎn)化為全新的低功耗、高性能硬件?！?/p>

　　將Catapult添加到Achronix設(shè)計流程

　　將Catapult HLS添加到Speedcore嵌入式FPGA技術(shù)設(shè)計流程，可使設(shè)計人員能夠在IP開發(fā)的后期階段進行算法更改，并優(yōu)化算法和數(shù)字微架構(gòu)。 集成化的驗證環(huán)境支持為已生成寄存器傳輸級(RTL)的代碼去重用軟件測試，從而將對專用RTL測試臺的需求減少80%以上。

　　Achronix ACE設(shè)計工具支持Catapult的RTL構(gòu)造和原生語句。 目前，用于Achronix的Speedcore eFPGA產(chǎn)品及其Speedster獨立FPGA芯片的Achronix邏輯庫已被集成到流程中。

　　Achronix的高性能和高密度FPGA技術(shù)可用于數(shù)據(jù)中心計算、網(wǎng)絡(luò)和存儲中的各種硬件加速應(yīng)用，5G無線基礎(chǔ)設(shè)施及網(wǎng)絡(luò)加速，先進駕駛員輔助系統(tǒng)(ADAS)和自動駕駛汽車。

　　Achronix經(jīng)過Mentor公司的高等級邏輯綜合(HLS)流程支持后不斷優(yōu)化的FPGA技術(shù)，和之前相比在性能開發(fā)、功能實現(xiàn)等方面都有著很大的進步，并且能使芯片設(shè)計的過程中低功耗和高性能，讓更多的研發(fā)人員，甚至算法設(shè)計人員，可以更加容易的使用FPGA完成設(shè)計。也更能發(fā)揮出FPGA并行的優(yōu)勢，并且此項合作也應(yīng)用到5G無線應(yīng)用中，必將對今后5G技術(shù)產(chǎn)生重大影響。