國產(chǎn)3nm半導(dǎo)體來了？只是學(xué)術(shù)進(jìn)展

今天，國內(nèi)科研人員實現(xiàn)3nm晶體管技術(shù)具有重要意義，南華早報在文章中也提到了該技術(shù)的意義——過去我們只能看著別人競賽，現(xiàn)在可以參與這場競賽了。

不過這個技術(shù)具體如何呢？找了下，南華早報的新聞源是中科院微電子所的通告，官方介紹的內(nèi)容如下：

現(xiàn)有硅基晶體管受玻爾茲曼熱力學(xué)限制，室溫下亞閾值擺幅SS≥60mV/dec，阻礙了工作電壓的繼續(xù)降低。當(dāng)集成電路技術(shù)進(jìn)入5納米及以下節(jié)點，隨著集成度的持續(xù)增加，在維持器件性能的同時面臨功耗急劇增加的嚴(yán)重挑戰(zhàn)。

先導(dǎo)中心殷華湘研究員的團(tuán)隊在主流后HKMG FinFET集成工藝的基礎(chǔ)上，通過材料工藝優(yōu)化和多柵器件電容匹配設(shè)計，結(jié)合高質(zhì)量低界面態(tài)的3納米鉿鋯金屬氧化物薄膜，研制成功性能優(yōu)異的NC-FinFET器件，實現(xiàn)了SS和閾值電壓回滯分別為34.5mV/dec和9mV的500納米柵長NC-FinFET器件，以及SS和閾值電壓回滯分別為53mV/dec和40mV的20納米柵長NC-FinFET器件。

其中，500納米柵長NC-FinFET器件的驅(qū)動電流比常規(guī)HfO2基FinFET器件（非NC-FinFET）提升了260%且電流開關(guān)比（Ion/Ioff）大于1x106，標(biāo)志著微電子所在新型NC-FinFET器件的研制方面取得了重要進(jìn)展。

上述最新研究結(jié)果發(fā)表在國際微電子器件領(lǐng)域的頂級期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2891364），并迅速受到國際多家研發(fā)機(jī)構(gòu)的高度關(guān)注。

該項集成電路先導(dǎo)工藝的創(chuàng)新研究得到國家科技重大專項02專項和國家重點研發(fā)計劃等項目的資助。

圖1 （a）負(fù)電容FinFET基本結(jié)構(gòu)；（b-c）三維器件溝道結(jié)構(gòu)與鐵電HZO膜層結(jié)構(gòu)；

（d-e）器件I-V與SS特性；（f）最新器件性能國際綜合對比（SS與回滯電壓越小越好）

官方通報里用詞要嚴(yán)謹(jǐn)?shù)亩啵岬降?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/3nm">3nm實際上說的是3nm氧化物薄膜的厚度，沒有確定說是3nm工藝，不過這個技術(shù)也確實是用于5nm節(jié)點之后的工藝中。

不過這個所謂的負(fù)電容技術(shù)還是學(xué)術(shù)研究，南華報道中提到了殷華湘表示該技術(shù)具備應(yīng)用實力，但是殷華湘也提到了這個技術(shù)距離商業(yè)化應(yīng)用還有數(shù)年時間，團(tuán)隊還在致力于解決材料及質(zhì)量控制等問題。

簡單來說，這次的國產(chǎn)突破3nm工藝報道依然是一項重要的學(xué)術(shù)進(jìn)展，但在半導(dǎo)體工藝上這樣的例子太多了，除非能很快量產(chǎn)并且具備更好的性能或者更低的成本，否則這些工藝很難取代現(xiàn)在的半導(dǎo)體技術(shù)。