新聞中心

EEPW首頁 > 設(shè)計應(yīng)用 > 一種高電流效率套筒式共源共柵運算放大器的設(shè)計

一種高電流效率套筒式共源共柵運算放大器的設(shè)計

作者:鮑占營 時間:2020-03-03 來源:電子產(chǎn)品世界 收藏

鮑占營 (湘潭大學(xué)?物理與光電工程學(xué)院,湖南?湘潭?411105)

本文引用地址:http://www.butianyuan.cn/article/202003/410487.htm

摘? 要:本文提出了一種。同傳統(tǒng)對稱套筒式共源共柵運算放大器相比,在相同 的和輸入情況下,套筒式共源共柵結(jié)構(gòu)具有更高的電流利用效率,該結(jié)構(gòu)能夠減小放大器的 尺寸和功耗,同時不影響放大器的增益和輸出擺幅?;贑adence Spectre對電路進行了仿真驗證,仿真結(jié)果表 明,套筒式共源共柵結(jié)構(gòu)具有接近單端放大器的電流利用效率。 

關(guān)鍵詞:非對稱;;

0  引言 

放大器是最重要的集成電路之一,可以追溯到真空 管時代。由于放大器具有很多有用的特性,所以已經(jīng)成 為當代高性能模擬電路和混合信號的主要選擇[1]。工作 于負反饋狀態(tài)的放大器是模擬電路的基本單元之一,廣 泛應(yīng)用于模擬電路,例如ADC、儀表放大器、誤差放大 器等。 放大器可分為單端放大器與差分放大器。單端放大 器結(jié)構(gòu)簡單,電流效率高,易于計算和使用,但無法 完成差分信號的處理。差分放大器處理差分信號,有更 高的電源噪聲抑制比和更大的輸出擺幅,但是相比于同 類單端放大器有著更高的功耗和面積[1-2]。共源共柵運 放增益較高、結(jié)構(gòu)簡單、計算方便,是常用的差分放 大器。共源共柵運放有套筒式和折疊式兩種,折疊式 共源共柵結(jié)構(gòu)共模輸入范圍較高[3-4],但是多了輸入對 支路,有更多的電流消耗,電流利用效率較低。套筒式 共源共柵輸入共模范圍較低,但是省了額外的輸入對支 路,相比于折疊式共源共柵有更高的電流效率。

1  單端放大器與傳統(tǒng)套筒式共源共柵結(jié)構(gòu)分析 

1.1 單端放大器 

單端放大器以電阻負載的共源極為例,如圖1(a),M1為輸入管,電阻RD為負載電阻,CL為負載 電容,共源放大器工作原理簡單,可以直接寫出它的增 益和增益積。

直流增益為:

微信截圖_20200309143902.png

增益帶寬積為:

微信截圖_20200309143937.png

由此可見,共源放大器所消耗的電流對放大器的增 益帶寬積都有貢獻,可以認為放大器所消耗的1倍的電 流貢獻了1倍的帶寬。 

1.2 傳統(tǒng)套筒式共源共柵結(jié)構(gòu) 

傳統(tǒng)套筒式共源共柵結(jié)構(gòu)如圖1(b)所示,M7、 M8為NMOS差分輸入對,M3、M5和M4、M6為共源共 柵負載。其中左右輸入對管和負載管尺寸個數(shù)完全相同,為對稱式結(jié)構(gòu),其為gm7,8,增益為:

微信截圖_20200309144018.png

套筒式共源共柵結(jié)構(gòu)是常見的運放結(jié)構(gòu),這里直接 分析穩(wěn)態(tài)時小信號壓差加在輸入對兩端時的小信號工作 狀態(tài)。當套筒式共源共柵結(jié)構(gòu)兩輸入端有小信號電壓VX 變化時,假設(shè)Q點電壓不變, 電路工作點不發(fā)生變化,初 始柵上電壓為V0。假設(shè)其中 反相端小信號電壓升高,同 相端小信號電壓降低,那么 M7中的小信號電流向上,M8 中的小信號電流向下。但此 時Q點電壓不變,因此,根據(jù) 基爾霍夫電流定律[5],我們有 小信號電流Im7+Im8=0,即

微信截圖_20200309144034.png

因為M7、M8尺寸完全相同,gm7=gm8,因而

微信截圖_20200309144051.png

微信截圖_20200309144107.png

這和Q點電壓不變是一致的。同樣M6的小信號電流 變化也是Im1,又以電流鏡的方式復(fù)制給M5,則輸出端 的小信號電流大小為:

微信截圖_20200309144120.png

則,差分對的直流增益為:

1583736232365124.png

與之前式子相等。 

增益帶寬積為:

微信截圖_20200309144205.png

結(jié)構(gòu)簡單,有很好的對稱 性,可以直接寫出放大器的增益,但是流過差分對的2 倍電流只貢獻了1倍的輸入級跨導(dǎo)與帶寬,另1個對跨導(dǎo) 與帶寬不做貢獻的輸入管M8與負載M4、M6起到反饋與復(fù)制電流的作用,與單端放大器相比,流過決定輸入跨 導(dǎo)的MOS管的電流為尾電流ID2的一半,電流利用效率 只有單端放大器的1/2,浪費了電流與芯片面積,電流 與版圖利用效率一般。

2  非對稱套筒式共源共柵結(jié)構(gòu)

1583736594187661.jpg

為了提高電流利用效率,同時降低MOS管的尺寸, 提出了非對稱套筒式共源共柵結(jié)構(gòu)。該結(jié)構(gòu)原理圖如圖 1(c)所示。 

傳統(tǒng)套筒式共源共柵結(jié)構(gòu)對稱性好,兩側(cè)MOS管的 尺寸相同。本設(shè)計采用非對稱式套筒式共源共柵結(jié)構(gòu), 兩側(cè)MOS的尺寸為10:1,即差分輸入對和負載的寬長比 的比值滿足以下關(guān)系:

微信截圖_20200309144436.png

如果我們假設(shè)M15管和M14管的直流電位相等,ID9 為尾電流源電流,則

微信截圖_20200309144453.png

因此

微信截圖_20200309144507.png

假設(shè)運放兩端的差分輸入小信號為VX,Q點電壓不變,電路工作點不發(fā)生變化,初始柵上電壓為V0,輸出 小信號電壓為VY。根據(jù)基爾霍夫電流定律,我們有小信 號電流Im15+Im14=0,即:

微信截圖_20200309144530.png

因為M15的尺寸是M14的10倍,gm15=10gm14, 因而:

微信截圖_20200309144544.png

即:

微信截圖_20200309144559.png

M15、M14兩端的小信號電壓分別為VX/11、10 VX/11,M14管產(chǎn)生的小信號電流為(10/11)*VXgm14, 10倍電流鏡復(fù)制的小信號電流為(10/11)*VXgm14*10, M15管的小信號電流為(1/11)*VXgm15,則運放的直流 增益為:

1583736505111888.png

增益帶寬積為:

微信截圖_20200309144634.png

本次設(shè)計采用非對稱套筒式,其反相端與負載的尺 寸是同相端與負載尺寸的10倍。流過決定輸入跨導(dǎo)的輸 入管M15的電流為10 ID9/11,電流利用效率為10/11接近 單端放大器,高于傳統(tǒng)套筒式的1/2。 

可以看出套筒式共源共柵的增益取決于輸出一側(cè)輸 入管的尺寸和電流,同時輸入跨導(dǎo)也取決于輸出一側(cè)的 輸入管。

3  仿真結(jié)果 

采用0.5 μm的BCD工藝,設(shè)計了非對稱套筒式共源 共柵放大器?;贑adence Spectre仿真器對傳統(tǒng)套筒式 共源共柵和非對稱套筒式共源共柵進行STB仿真[6],負 載電容設(shè)置為50 nF,頻率響應(yīng)的幅頻特性曲線如圖2所 示??梢悦黠@地看出傳統(tǒng)套筒式共源共柵結(jié)構(gòu)和非對稱 套筒式共源共柵結(jié)構(gòu)幅頻特性曲線的區(qū)別。傳統(tǒng)套筒式 共源共柵結(jié)構(gòu)的幅頻特性為曲線①,其單位增益帶寬約 為5.1 kHz,采用非對稱式套筒式共源共柵結(jié)構(gòu)的幅頻特性為曲線②,其單位增益帶寬約為50.9 kHz。仿真結(jié) 果與計算相符,非對稱套筒式共源共柵放大器的帶寬是 傳統(tǒng)套筒式共源共柵放大器的10倍。運算放大器的輸入 跨導(dǎo)取決于輸出端支路,驗證了上面的計算。

1583736577374458.jpg

4  結(jié)論 

本文分析了傳統(tǒng)套筒式共源共柵結(jié)構(gòu)的小信號工作原 理及其電流效率較低的問題,提出了非對稱套筒式共源共 柵結(jié)構(gòu),計算并驗證運放的跨導(dǎo)與帶寬取決于輸出一側(cè)的 輸入管的尺寸和漏電流。該結(jié)構(gòu)充分地利用了差分對的尾 電流,與同等帶寬的傳統(tǒng)共源共柵放大器相比,非對稱式 結(jié)構(gòu)中對跨導(dǎo)和帶寬沒有貢獻的放大器可以采用較小的尺 寸和電流,有著更低的電流消耗和更小的版圖面積。本文 采用0.5 μm的BCD工藝設(shè)計了一款非對稱套筒式共源共柵 放大器,并與傳統(tǒng)套筒式共源共柵放大器做對比。通過計 算與仿真驗證可以得出,非對稱套筒式共源共柵結(jié)構(gòu)具有 更高的電流利用效率,更低的電流消耗以及更小的版圖面 積,可廣泛應(yīng)用于放大器電路中。

參考文獻: 

[1] 畢查德+拉扎維(RAZAVI B). 模擬CMOS集成電路設(shè)計[M].西 安:西安交通大學(xué)出版社, 2003. 

[2] SANSEN W M C. Analog design essentials[M]. Springer, 2006. 

[3] ALLEN P E,HOLBERG D R. CMOS模擬集成電路設(shè)計[M]. 馮軍,譯.北京:電子工業(yè)出版社, 2007. 

[4] 林康-莫萊.模擬集成電路設(shè)計[M].陳曉飛,鄒望輝,劉政林,等,譯. 北京:機械工業(yè)出版社, 2016. 

[5] 邱關(guān)源.電路.第5版[M]. 北京:高等教育出版社, 2006. 

[6] 何樂年,王憶.模擬集成電路設(shè)計與仿真[M].北京: 科學(xué)出版社, 2008.

本文來源于科技期刊《電子產(chǎn)品世界》2020年第03期第47頁,歡迎您寫論文時引用,并注明出處。



評論


技術(shù)專區(qū)

關(guān)閉