一種基于隔離電源的CMOS整流電路的設(shè)計(jì)
加入技術(shù)交流群
金云頤，張國俊 （電子科技大學(xué)?電子薄膜與集成器件國家重點(diǎn)實(shí)驗(yàn)室，成都?610054）
摘? 要：介紹了一種適用于隔離電源的CMOS全波整流電路，其工作頻率為187 MHz。該全波整流電路利用自 舉技術(shù)和動(dòng)態(tài)體偏置的結(jié)構(gòu)來降低MOS管的有效閾值電壓，并且使反向漏電流最小化，以達(dá)到提高的電壓轉(zhuǎn) 換效率和功率轉(zhuǎn)換效率目的，進(jìn)而提高隔離電源系統(tǒng)的轉(zhuǎn)化效率。
該電路設(shè)計(jì)基于CSMC 0.35 μm BCD工藝，并通過EDA工具實(shí)現(xiàn)整體電路仿真與驗(yàn)證。當(dāng)隔離電源輸入 /輸出電壓均為5 V時(shí)，整流電路的電壓轉(zhuǎn)換效率和功率轉(zhuǎn)換效率分別為78.8%和75.3%，隔離電源系統(tǒng)轉(zhuǎn)換效率 為39.8%。
關(guān)鍵詞：全波整流；自舉技術(shù)；隔離電源；效率
0 引言
隔離電源已廣泛應(yīng)用于醫(yī)療、礦井、安防和軍事等 領(lǐng)域[1-3]，對(duì)于電源的安全性和可靠性，以及信號(hào)傳輸 的穩(wěn)定性和準(zhǔn)確性都有了更高的保障?；诳招疚⑿捅?膜片式變壓器的隔離電源具有隔離性能好、磁抗擾度 高、體積小、可單片集成等優(yōu)點(diǎn)，但其轉(zhuǎn)換效率始終不 高[1-2]。因此，如何提高隔離電源的轉(zhuǎn)換效率是當(dāng)前重 點(diǎn)研究的問題。2011年，B.Chen等人提出一種使用微型 變壓器的全集成的隔離式DC-DC轉(zhuǎn)換器，采用肖特基 二極管作為整流器件，在滿足輸入/輸出為5 V/5 V的條 件下，其轉(zhuǎn)換效率為33%[4]；2018年，尹瓏翔等人提出 了基于片上變壓器的隔離電源，同樣采用肖特基二極管 做為整流器件，在輸入/輸出為3.3 V/5 V的條件下，轉(zhuǎn) 換效率為35.6%[5]。本文介紹了一種應(yīng)用于隔離電源的 CMOS整流電路，其較高的電壓轉(zhuǎn)換效率與功率轉(zhuǎn)換可 以提高電源系統(tǒng)的轉(zhuǎn)換效率。
1 肖特基橋式整流電路與常用CMOS整流電路
1.1 肖特基橋式整流電路
大多數(shù)隔離電源中采用肖特基橋式整流電路，它利 用二極管的單向?qū)ㄌ匦?，即只允許電流在1個(gè)方向流 動(dòng)并阻止反向漏電，以達(dá)到將交流轉(zhuǎn)換成直流的目的。
電壓轉(zhuǎn)換效率(VCE)和功率轉(zhuǎn)換效率(PCE)是整流 電路的2個(gè)重要參數(shù)，它們受電路拓?fù)?、二極管器件參 數(shù)、輸入信號(hào)頻率和幅度以及輸出負(fù)載條件的影響。電 壓轉(zhuǎn)換效率VCE是輸出直流電壓VDC和輸入電壓幅度峰 值|VAC|的比值，將其定義為：
其中，VDO是沿整個(gè)整流電路導(dǎo)通路徑的總電壓 降。功率轉(zhuǎn)換效率是輸出功率與輸入功率的比值。我們 將整流器的功率轉(zhuǎn)換效率表示為：
其中，IOUT是輸出的直流電流，IIN是總輸入電流。從公式推導(dǎo)中可以看出，VDO對(duì)于VCE和PCE影響是很 大的，要獲得更好的整流特性，應(yīng)降低VDO的值。
實(shí)際應(yīng)用中，通常采用正向?qū)▔航递^低的肖特基 二極管來實(shí)現(xiàn)，但肖特基二極管具有較大的反向漏電 流。在全波整流電路中，導(dǎo)通的每半個(gè)周期內(nèi)存在2個(gè) 固定的肖特基二極管的正向?qū)▔航?，這樣的損耗會(huì)影 響功率轉(zhuǎn)換效率，并且降低直流輸出的電壓值。同時(shí)， 考慮到制作肖特基二極管的工藝與標(biāo)準(zhǔn)CMOS工藝的兼 容性較差，故形成了采用CMOS結(jié)構(gòu)來取代肖特基二極 管實(shí)現(xiàn)整流電路的趨勢(shì)。
采用二極管連接的晶體管(DCT)實(shí)現(xiàn)CMOS整流器 是較為廣泛的選擇，其有效導(dǎo)通電壓接近MOS管的閾值 電壓，小于通用PN結(jié)二極管，但大于肖特基二極管的 閾值電壓。因此，要實(shí)現(xiàn)高的PCE和VCE，必須對(duì)二極 管連接的MOS結(jié)構(gòu)進(jìn)行閾值消除[6]。圖1(a)所示為差分 驅(qū)動(dòng)的CMOS整流器，由4個(gè)MOS管構(gòu)成，在兩個(gè)分支 電路中，每個(gè)NMOS管與另一個(gè)PMOS管交叉連接到交 流輸入。當(dāng)輸入電壓小于輸出電壓時(shí)，PMOS管上存在 反向漏電，從而降低了功率轉(zhuǎn)換效率?？梢岳梅聪蚵?電為耦合電容C1、C2進(jìn)行充電，以減小輸入/輸出之間 的瞬時(shí)電壓差，抑制反向電流，提高轉(zhuǎn)換效率。同時(shí)， 柵極交叉耦合的結(jié)構(gòu)相較于二極管連接結(jié)構(gòu)，其電壓擺 幅大大提高。但由于PMOS管閾值電壓的存在，該結(jié)構(gòu) 無法實(shí)現(xiàn)良好的電壓轉(zhuǎn)換率。
為了獲得更好的電壓轉(zhuǎn)換效率，利用自舉技術(shù)[7]來 降低PMOS管的有效閾值電壓，如圖1(b)所示。由M3、 M5、M7、C1和M4、M6、M8、C2構(gòu)成自舉二極管[7]，利用較小的自舉電容C1/C2來降低主傳輸路徑上M2/M4 晶體管的有效閾值電壓，相比一般DCT結(jié)構(gòu)具有更低的 有效閾值電壓。從而可在較低電壓環(huán)境下應(yīng)用，并且具 有較寬的電壓輸出范圍。
如圖1(b)所示，在電源VAC的正半周期，二極管連接 的晶體管M5在VAC逐漸增大的階段產(chǎn)生輔助路徑以對(duì)輸 出電容CL充電，直到：
在對(duì)輸出節(jié)點(diǎn)充電時(shí)，自舉電容C1也通過二極管連 接的晶體管M7充電，并且C1兩端的電壓上升為：
將M3管的柵極-源極電壓定義為：
在M3管的柵極-源極電壓VSG2 到達(dá)其閾值電壓VTH2 之前，M3將始終保持截止?fàn)顟B(tài)；當(dāng)VSG3 大于VTH3 時(shí)， M3管將開始導(dǎo)通，并對(duì)輸出節(jié)點(diǎn)進(jìn)行充電。此時(shí)有：
聯(lián)立式(4)，可得：
從式(7)中可以看出，M2管的有效閾值電壓得到了降低。
2 改進(jìn)的整流電路
2.1 結(jié)構(gòu)分析
在前文提及的基于自舉技術(shù)的CMOS整流器的結(jié)構(gòu) 上進(jìn)行改進(jìn)，提出一種新的全波整流器的結(jié)構(gòu)，如圖2 所示。該結(jié)構(gòu)結(jié)合了差分驅(qū)動(dòng)CMOS[8]、自舉電容、有 效閾值消除和動(dòng)態(tài) 體偏置等技術(shù)的優(yōu) 點(diǎn)，可以獲得更好 的PCE和VCE。
M1~M4為差 分CMOS結(jié)構(gòu)，是 整個(gè)整流電路的 主體部分。其中， M3、M5、M7與 C1構(gòu)成自舉電容部分，用于消除M3的有效閾值電壓，其工作原理與圖1(b) 中所示的自舉電容的工作原理類似，有：
自舉電容與M9、M11、M13和M15共同完成整流電 路的閾值消除。其中M15以差分模式連接，M13以二極 管形式連接，并且M13控制M9和M11的開啟和管斷。在 電源VAC的正半周期(VAC+)，M9管關(guān)斷，M11管導(dǎo)通， 輸入通過二極管連接的M5對(duì)輸出電容CL充電，同時(shí)通 過二極管鏈接的M7管為自舉電容C1充電，以此激活消 除M3閾值的自舉電容電路。類似地，在VAC-期間，M9 導(dǎo)通，M11管關(guān)斷，輸出通過差模晶體管M15直接連接 到地，此時(shí)M3管的柵極-漏極電壓為零，使得通過M3 的反向泄漏最小。同時(shí)，由于M11管關(guān)斷，C1上的電荷 通過M17和M19非常緩慢地釋放，使得C1上的電壓長(zhǎng)期 保持穩(wěn)定，在下一個(gè)正半周期來臨時(shí)，C1兩端仍有較高 電壓以降低M3管的有效閾值電壓。
整流主傳輸路徑上的PMOS晶體管M3/M4和 輔助電流輸出的M5/M6管，會(huì)為VX節(jié)點(diǎn)貢獻(xiàn)相 對(duì)較大的緩沖寄生電容，影響VX節(jié)點(diǎn)處的直流 電壓VDC的穩(wěn)定性。在VAC、VX、VOUT處，不同的 直流電壓和交流電壓會(huì)使PMOS晶體管M3/M4 和M5/M6的源極或漏極處于浮空狀態(tài)。由于浮空的源極或漏極存在，導(dǎo)通的晶體管不能接收到電路中 最高的電位，進(jìn)而導(dǎo)致體效應(yīng)、漏電流、和閂鎖效應(yīng)的 產(chǎn)生。因此，將動(dòng)態(tài)體偏置結(jié)構(gòu)[9]加到M3、M5和M4、 M6的柵源兩端，使PMOS晶體管的襯底始終保持高電 平，可以有效改善體效應(yīng)、漏電流和閂鎖效應(yīng)。同時(shí)， 由于動(dòng)態(tài)偏置結(jié)構(gòu)的尺寸較小，當(dāng)節(jié)點(diǎn)VAC±處電壓大 于節(jié)點(diǎn)VX的電壓時(shí)，M22/M24、M26/M28管導(dǎo)通并有 電流流過，使M3/M4、M5/M6管的體電位上升，有利 于管子的快速開啟，電路通過M5/M6對(duì)電容CL充電，抬 升輸出節(jié)點(diǎn)VOUT的直流電壓。當(dāng)節(jié)點(diǎn)VAC±處電壓小于 節(jié)點(diǎn)VX的電壓時(shí)的情況也是類似的。動(dòng)態(tài)體偏置結(jié)構(gòu)有 效改善PMOS器件的體效應(yīng)和反向漏電流，減小功率損 耗，從而獲得更高的輸出電平、電壓轉(zhuǎn)換效率VCE和功 率轉(zhuǎn)換效率PCE[10]。
2.2 仿真結(jié)果及分析
直流輸出電壓VOUT、電壓轉(zhuǎn)換效率VCE和功率轉(zhuǎn)換 效率PCE是考察整流器性能的常用指標(biāo)。為驗(yàn)證所提出 的整流器結(jié)構(gòu)的性能效果，我們分別對(duì) 差分驅(qū)動(dòng)整流器、基于自舉技術(shù)的整流 電路(Boostrsped)和提出的改進(jìn)型整流電 路(Proposed)進(jìn)行仿真驗(yàn)證。在并聯(lián)負(fù)載 CL=10.1 μF和RL=40 Ω條件下，當(dāng)正弦電 壓源的輸入幅值為5 V、頻率為187 MHz 時(shí)，有最大負(fù)載電流147 mA。表1總結(jié)了 改進(jìn)后的整流電路中各元器件參數(shù)，其 中晶體管尺寸采用0.35 μm進(jìn)行歸一化。
圖3(a)為三種整流電路在不同的交流 輸入的情況下所對(duì)應(yīng)的電壓轉(zhuǎn)換效率曲 線。從圖中可以看出，當(dāng)輸入電壓峰值 大于0.7 V時(shí)，整流器開始工作，并且在 較寬的輸入范圍內(nèi)有較高的VCE。當(dāng)輸入峰值電壓為5 V時(shí)，改進(jìn)后的整流電路的VCE為78.8%，與前兩種 結(jié)構(gòu)相比有顯著提高，并且比基于自舉技術(shù)的整流電 路有3%的提高。圖3(a)為三種整流電路在不同的交流 輸入的情況下所對(duì)應(yīng)的功率轉(zhuǎn)換效率曲線。當(dāng)輸入電 壓峰值為5 V時(shí)，改進(jìn)后的整流電路的功率轉(zhuǎn)換效率為 75.3%。由于改進(jìn)后的整流器有效降低了M3/M4的反向 漏電流和有效閾值電壓，故電路獲得了更為良好的VCE和PCE。
為了驗(yàn)證改進(jìn)后的整流電路是否能在系統(tǒng)中穩(wěn)定工 作，將其放在隔離電源系統(tǒng)中進(jìn)行仿真驗(yàn)證。檢測(cè)系 統(tǒng)是否有穩(wěn)定輸出。系統(tǒng)采用CSMC 0.35 μm BCD工藝 庫文件在Hspice環(huán)境中完成總體仿真。電源系統(tǒng)有從輸 入到輸出有2種方式，分別為輸入/輸出為5 V/5 V與3.3 V/3.3 V，系統(tǒng)振蕩頻率為187 MHz。從仿真效果圖可知，隔離電源具有良好的穩(wěn)定輸出。
為了更好的了解功率轉(zhuǎn)換效率的變化，我們分別對(duì) 輸入/輸出電壓均為3.3 V和輸入/輸出電壓均為5 V兩種 模式做效率仿真，并將統(tǒng)計(jì)數(shù)據(jù)繪制圖表，結(jié)果如圖4 所示。
隨著負(fù)載電流IRL的增大，隔離電源系統(tǒng)的功率轉(zhuǎn)化 效率增大，直到因負(fù)載電流過大而導(dǎo)致效率值降低。當(dāng)輸入/輸出均為5 V，且電流大于40 mA時(shí)，系統(tǒng)效率逐 漸趨于穩(wěn)定在39%左右，峰值效率在125 mA處取得， 為39.8%；當(dāng)輸入/輸出均為3.3V，且電流大于30 mA 時(shí)，效率逐漸趨于穩(wěn)定在36%左右，峰值效率在120 mA處取得，為36.4%。與文獻(xiàn)[2]中所述的隔離電源效 率相比，采用改進(jìn)型的隔離電源系統(tǒng)效率有4%左右的 提升；與ADI公司推出的ADuM540xW系列隔離產(chǎn)品相 比，系統(tǒng)效率有5%左右的提升[11-12]。
3 結(jié)論
本文設(shè)計(jì)了一種適用于隔離電源的高頻 CMOS整流電路，其工作頻率為187 MHz。整 流電路采用了差分驅(qū)動(dòng)CMOS、自舉電容、有 效閾值消除和動(dòng)態(tài)偏置等技術(shù)，結(jié)合各個(gè)技術(shù) 的優(yōu)點(diǎn)，有效提高了整流電路的電壓轉(zhuǎn)換效率 和功率轉(zhuǎn)換效率，并且能應(yīng)用于隔離電源系 統(tǒng)中。
參考文獻(xiàn)：
[1] FILATOV V V, KOZLOVSKIY V I. Note: Isolated high-voltage thermo-compensated DC power supply for mass spectrometry.[J]. The Review of scientific instruments,2018,89(11).
[2] 趙秋山,王凱,徐偉,等.航天器用新型隔離充電器拓?fù)浞治黾把芯?[J].電源技術(shù),2018,42(11):1733-1735.
[3] 李繼云.RS-485隔離中繼器在礦用隔爆兼本質(zhì)安全型電源中 的應(yīng)用[J].煤礦機(jī)電,2018(03):86-88.
[4] CHEN B. Fully integrated isolated dc-dc converter using micro-transformers[C]. In Proc. IEEE Appl. Power Electron. Conf. Expo. (APEC), 2008(2):335–338.
[5] 尹瓏翔,韋雪明,羅和平,等.一種基于LC振蕩器的高效隔離式 DC-DC開關(guān)電源[J].微電子學(xué),2018,48(06):733-737.
[6] KOTANI K, ITO T. High efficiency CMOS rectifier circuit with self–Vth–cancellation and power regulation functions for UHF RFIDs[C]. in: Proceedings of the IEEE ASSCC, 2007(11):119–122.
[7] LO Y L, CHUANG Y H. A High-Efficiency CMOS Rectifier with Wide Harvesting Range and Wide Band Based on MPPT Technique for Low-Power IoT System Applications[J]. Circuits, Systems, and Signal Processing,2017,36(12).
[8] LEE H M, GHOVANLOO M. Ghovanloo, An integrated power–efficient active rectifier with offset controlled high speed comparators for inductively powered applications[J]. IEEE Trans.Circuits Syst.I, Reg. Papers58(8), 2011(8): 1749–1760.
[9] GHOVANLOO M, NAJAFI K. Fully integrated wideband high-current rectifiers for inductively powered devices. IEEE J. Solid State Circuits 39(11), 1976–1984 (2004).
[10] KHAN S R, CHOI G S. High-efficiency CMOS rectifier with minimized leakage and threshold cancellation features for low power bio-implants[J]. Microelectronics Journal,2017,66.
[11] CHEN B. Fully integrated isolated dc-dc converter using micro-transformers[C].2008 Twenty-Third Annual IEEE Applied Power Electronics Conference and Exposition, Austin, TX, 2008, pp. 335-338.
[12] Analog Devices.ADuM54xW—Quad-Channel Isolators with Integrated DC-to-DC Converter Datasheet[R/OL].http://www.analog.com.
本文來源于科技期刊《電子產(chǎn)品世界》2020年第03期第50頁，歡迎您寫論文時(shí)引用，并注明出處。
評(píng)論