嵌入式AI與超低功耗MCU助力智能物聯(lián)網(wǎng)

　　杜?灝?（瑞薩電子中國?物聯(lián)網(wǎng)及基礎(chǔ)設(shè)施事業(yè)部??經(jīng)理）

　　1 用嵌入式AI與DRP提升邊緣運(yùn)算能力

　　智能家居、工業(yè)物聯(lián)網(wǎng)、可穿戴設(shè)備、智能監(jiān)控等是人們關(guān)注的熱門領(lǐng)域。提升邊緣計(jì)算能力，大幅降低智能終端設(shè)備的功耗將是促進(jìn)物聯(lián)網(wǎng)技術(shù)發(fā)展的兩大需求。

　　隨著終端設(shè)備產(chǎn)生的數(shù)據(jù)量的激增，為了實(shí)現(xiàn)快速響應(yīng)，同時(shí)降低成本和功耗，與云端大數(shù)據(jù)處理并行，通過將訓(xùn)練過的AI算法嵌入終端設(shè)備，可大大提升終端的運(yùn)算能力，在無法聯(lián)網(wǎng)時(shí)也可以實(shí)時(shí)處理信息，同時(shí)實(shí)現(xiàn)低成本、低功耗。

　　瑞薩為此推出了嵌入式AI技術(shù)“e-AI”，大幅提升終端設(shè)備的運(yùn)算能力。如在智能制造領(lǐng)域，瑞薩推出的e-AI單元解決方案，可作為一個(gè)附加單元添加到設(shè)備上，通過預(yù)先學(xué)習(xí)好的AI處理模型，同時(shí)從傳感器數(shù)據(jù)收集，到數(shù)據(jù)處理、分析和評(píng)估/判斷的全過程。這樣有助于在工廠車間內(nèi)及早發(fā)現(xiàn)微小偏差和缺陷，大幅提升產(chǎn)品良率。

　　如今，邊緣AI的創(chuàng)新需求和發(fā)展速度非?？?，硬件加速器可助力終端設(shè)備實(shí)現(xiàn)機(jī)器學(xué)習(xí)和邊緣AI創(chuàng)新。為此，瑞薩特別推出了可加速終端設(shè)備進(jìn)行AI運(yùn)算的的DRP技術(shù)。DRP技術(shù)相當(dāng)于FPGA和GPU的混合體，其可以根據(jù)具體的場景來合理配置資源，以實(shí)現(xiàn)靈活可配置，動(dòng)態(tài)可編程等特性。具體而言，通過DRP技術(shù)可將AI算法模型轉(zhuǎn)換成C語言，并動(dòng)態(tài)配置MCU邏輯電路，從而實(shí)現(xiàn)并行運(yùn)算。目前瑞薩推出的第二代e-AI方案已搭載DRP技術(shù)，可實(shí)現(xiàn)推理過程。未來在第三代方案中，還將加入AMI，并最終實(shí)現(xiàn)在終端進(jìn)行AI學(xué)習(xí)和推理。

　　2 極低功耗的MCU

　　另一方面，智能物聯(lián)網(wǎng)節(jié)點(diǎn)的擴(kuò)大也將反向提升物聯(lián)網(wǎng)的智能。當(dāng)前，有很多自然條件嚴(yán)苛或其他不便于供電維護(hù)的環(huán)境，大大限制了終端設(shè)備的鋪設(shè)。針對(duì)于此，基于瑞薩獨(dú)有SOTB工藝制程的RE系列產(chǎn)品，僅靠自然環(huán)境中微弱的風(fēng)能、太陽能、震動(dòng)即可為終端設(shè)備供電，從而大幅拓寬了智能物聯(lián)網(wǎng)的應(yīng)用范圍。在可穿戴設(shè)備中應(yīng)用該產(chǎn)品，可實(shí)現(xiàn)免充電，大大提升了終端設(shè)備使用的便利性。例如，卡西歐2020年2月發(fā)布了具備心率監(jiān)測(cè)和GPS功能的G-SHOCK手表，其中就采用了瑞薩的RE產(chǎn)品作為其主控制器。