新思科技推出全新64位ARC處理器IP

• 新的64位ARCv3 ISA支持52位物理和64位虛擬地址空間，可以高效地訪問更大的存儲(chǔ)器

• ARC HS5x（32位）和HS6x（64位）處理器從1核擴(kuò)展到12核，單核性能高達(dá)13,750 CoreMarks和8750 DMIPS

• 新款HS6x處理器采用64位流水線和寄存器組，并向后兼容現(xiàn)有的ARC EM和HS系列

• MetaWare開發(fā)工具套件簡(jiǎn)化了高度優(yōu)化的高密度代碼開發(fā)和調(diào)試

新思科技今天宣布推出面向高性能嵌入式應(yīng)用的全新DesignWare^? ARC^? HS5x和HS6x處理器IP系列。32位ARC HS5x和64位HS6x處理器有單核和多核版本，采用一種新的超標(biāo)量ARCv3指令集架構(gòu)(ISA)，在典型條件下，可在16納米工藝技術(shù)中實(shí)現(xiàn)高達(dá)8750 DMIPS的單核性能，是目前性能最高的ARC處理器。

新款A(yù)RC HS處理器的多核版本包括一個(gè)創(chuàng)新的互連結(jié)構(gòu)，可連接多達(dá)12個(gè)核心，支持多達(dá)16個(gè)硬件加速器的接口，同時(shí)保持核心之間的一致性。這些處理器可配置用于實(shí)時(shí)運(yùn)行，或配置支持對(duì)稱多處理(SMP) Linux和其他高端操作系統(tǒng)的高級(jí)內(nèi)存管理單元(MMU)。為了加速軟件開發(fā)，ARC HS5x和HS6x處理器由ARC MetaWare開發(fā)工具套件提供支持，可生成高效代碼。新款A(yù)RC HS處理器可滿足各種高端嵌入式應(yīng)用的功耗、性能和面積要求，包括固態(tài)硬盤(SSD)、汽車控制和信息娛樂、無線基帶、無線控制和家庭網(wǎng)絡(luò)。

憶芯科技首席科學(xué)家Bruce Cheng表示：“高端嵌入式應(yīng)用的設(shè)計(jì)人員在持續(xù)的壓力下，需要在有限的功耗和面積預(yù)算內(nèi)增加內(nèi)存空間，同時(shí)實(shí)現(xiàn)更高的性能。新思科技新推出的32位ARC HS5x和64位HS6x處理器的多核功能，使我們能夠?qū)⒐呐c性能效率提升至全新水平，這是目前市場(chǎng)上的其他處理器無法提供的?！?/p>

The Linley Group高級(jí)分析師Mike Demler表示：“網(wǎng)絡(luò)、存儲(chǔ)和無線設(shè)備等高端嵌入式系統(tǒng)變得越來越復(fù)雜，需要在不影響能效的前提下增強(qiáng)處理器功能和性能。新思科技新推出的ARC HS5x和HS6x CPU不僅可以滿足這些需求，也提供了支持未來嵌入式系統(tǒng)所需的可配置性和可擴(kuò)展性?！?/p>

ARC HS5x和ARC HS6x處理器基于新的ARCv3 ISA，支持各種32位和64位指令。這些處理器具有高速10級(jí)、雙發(fā)射流水線，在功耗和面積有限的情況下提高了功能單元的利用率。HS5x處理器的32位流水線可以執(zhí)行所有ARCv3 32位指令，而HS6x處理器的64位流水線和寄存器文件可以執(zhí)行32位和64位指令。此外，ARC HS6x支持64位虛擬地址空間和52位物理地址空間，可以直接尋址當(dāng)前和未來的大內(nèi)存，并支持128位加載和存儲(chǔ)，以實(shí)現(xiàn)高效的數(shù)據(jù)移動(dòng)。ARC HS5x和HS6x處理器的多核版本都包括先進(jìn)的高帶寬處理器內(nèi)部互連，通過異步時(shí)鐘和高達(dá)800 GB/s的內(nèi)部聚合帶寬來簡(jiǎn)化開發(fā)和時(shí)序收斂。為了進(jìn)一步簡(jiǎn)化多核配置中的物理設(shè)計(jì)和時(shí)序收斂，每個(gè)核位于自己的功率域中，并且與其他核具有異步時(shí)鐘關(guān)系。新的128位矢量浮點(diǎn)單元支持F16、F32和F64操作，具有2個(gè)周期的累積延遲。跟所有ARC處理器一樣，HS5x和HS6x處理器都高度可配置，并采用ARC Processor EXtension (APEX)技術(shù)，支持自定義指令，可滿足每個(gè)目標(biāo)應(yīng)用的獨(dú)特性能、功耗和面積要求。

HS5x和HS6x處理器由新思科技的ARC MetaWare開發(fā)工具套件提供支持，其中包括一個(gè)針對(duì)處理器超標(biāo)量架構(gòu)進(jìn)行優(yōu)化的高級(jí)C/C++編譯器，一個(gè)用于調(diào)試和分析代碼的多核調(diào)試器，以及一個(gè)用于硬件前軟件開發(fā)的快速指令集模擬器(ISS)。周期精確的模擬器可用于設(shè)計(jì)優(yōu)化和驗(yàn)證。處理器的開源軟件支持包括Zephyr實(shí)時(shí)操作系統(tǒng)、優(yōu)化的Linux內(nèi)核、GNU編譯器集合(GCC)、GNU調(diào)試器(GDB)和相關(guān)的GNU編程實(shí)用程序（二進(jìn)制工具）。第三方合作伙伴提供了其他硬件和軟件工具，使開發(fā)人員能夠靈活地為其設(shè)計(jì)項(xiàng)目選擇最好和最熟悉的工具。

新思科技IP營(yíng)銷與戰(zhàn)略高級(jí)副總裁John Koeter表示：“固態(tài)硬盤、無線控制和家庭網(wǎng)絡(luò)等嵌入式應(yīng)用正變得越來越復(fù)雜，需要在有限的功耗和面積預(yù)算內(nèi)顯著提高性能。隨著全新ARCv3 ISA的發(fā)布以及ARC HS5x和HS6x處理器的推出，設(shè)計(jì)人員可以滿足當(dāng)今和未來嵌入式設(shè)計(jì)日益增長(zhǎng)的性能需求?！?/p>

上市和資源

DesignWare ARC HS5x和HS6x處理器定于2020年第三季度上市。新款處理器將包括ARC HS56、HS57D、HS58、HS66、HS68和各自的多核版本（HS56MP、HS57DMP、HS58MP、HS66MP、HS68MP）。

DesignWare IP核簡(jiǎn)介

新思科技是面向芯片設(shè)計(jì)提供高質(zhì)量的經(jīng)芯片驗(yàn)證的IP核解決方案的領(lǐng)先供應(yīng)商。DesignWare IP核組合包括邏輯庫(kù)、嵌入式存儲(chǔ)器、嵌入式測(cè)試、模擬IP、有線和無線接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及將IP整合進(jìn)芯片，新思科技IP Accelerated計(jì)劃提供IP原型設(shè)計(jì)套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技對(duì)IP核質(zhì)量的廣泛投資、全面的技術(shù)支持以及強(qiáng)大的IP開發(fā)方法使設(shè)計(jì)人員能夠降低整合風(fēng)險(xiǎn)，并加快上市時(shí)間。