應(yīng)用材料推出運(yùn)用EUV延展2D微縮與3D環(huán)繞閘極晶體管技術(shù)

半導(dǎo)體設(shè)備大廠應(yīng)用材料推出多項(xiàng)創(chuàng)新技術(shù)，協(xié)助客戶運(yùn)用極紫外光（EUV）持續(xù)進(jìn)行2D微縮，并展示業(yè)界最完整的次世代3D環(huán)繞閘極（Gate-All-Around，GAA）晶體管制造技術(shù)組合。
芯片制造商正試圖透過兩個(gè)可相互搭配的途徑來增加未來幾年的晶體管密度。一種是依循傳統(tǒng)摩爾定律的2D微縮技術(shù)，使用EUV微影系統(tǒng)與材料工程以縮小線寬。另一種是使用設(shè)計(jì)技術(shù)優(yōu)化（DTCO）與3D技術(shù)，巧妙地藉由優(yōu)化邏輯單元布局來增加密度，而不需要改變微影間距。

第二種方法需要使用晶背電源分配網(wǎng)絡(luò)與環(huán)繞閘極晶體管，隨著傳統(tǒng)2D微縮技術(shù)逐漸式微，未來預(yù)計(jì)能有效提升邏輯單元密度的比率。這些方法能幫助芯片廠商改善次世代邏輯芯片的功率、效能、單位面積、成本與上市時(shí)間（PPACt）。
應(yīng)用材料半導(dǎo)體資深副總裁暨半導(dǎo)體產(chǎn)品事業(yè)群總經(jīng)理帕布．若杰（Prabu Raja）表示，應(yīng)用材料的策略是成為PPACt推動(dòng)公司（PPACt enablement company），因此今天發(fā)表的七項(xiàng)創(chuàng)新技術(shù)，其目的就是要協(xié)助客戶運(yùn)用EUV以持續(xù)進(jìn)行2D微縮。我們也詳細(xì)說明GAA晶體管的制造方式與今日的FinFET晶體管有何不同，以及應(yīng)用材料備妥為GAA的制造提供業(yè)界最完整的產(chǎn)品組合，包括在磊晶、原子層沉積、選擇性去除材料的新步驟及兩種新整合性材料解決方案（Integrated Materials Solutions），以產(chǎn)生合適的GAA閘極氧化層與金屬閘極。
極紫外光（EUV）微影技術(shù)的出現(xiàn)，讓芯片制造商得以實(shí)現(xiàn)更小的線寬與更高的晶體管密度。然而，芯片制程不斷微縮，使得EUV技術(shù)面臨重大挑戰(zhàn)，因而帶動(dòng)新的沉積、蝕刻與量測(cè)技術(shù)需求。
EUV光阻劑顯影后，必須透過一連串的中介層（又稱為轉(zhuǎn)移層與硬質(zhì)光罩）蝕刻芯片圖案，才能將圖案轉(zhuǎn)移至晶圓上。目前這些薄層都是使用旋轉(zhuǎn)式技術(shù)進(jìn)行沉積，應(yīng)用材料推出專為EUV設(shè)計(jì)的Stensar先進(jìn)圖案化薄膜（Advanced Patterning Film），則是使用應(yīng)用材料的Precision化學(xué)氣相沉積（CVD）系統(tǒng)。相較于旋轉(zhuǎn)式沉積技術(shù)，應(yīng)用材料的CVD薄膜能協(xié)助客戶調(diào)整EUV硬質(zhì)光罩層的厚度并獲得蝕刻彈性，讓轉(zhuǎn)移至整個(gè)晶圓的EUV圖案達(dá)到近乎完美的均勻度。
應(yīng)用材料也詳述了Sym3 Y蝕刻系統(tǒng)的特殊功能，能讓客戶在相同反應(yīng)室中蝕刻與沉積材料，以改善要蝕刻到晶圓上的EUV圖案。Sym3反應(yīng)室會(huì)小心地移除EUV光阻劑，再使用特殊方式重新沉積材料，以減少隨機(jī)誤差所造成的圖案偏差。改善后的EUV圖案可以提高良率與芯片功率和效能。身為DRAM導(dǎo)體材料蝕刻系統(tǒng)最大供貨商，應(yīng)用材料的Sym3技術(shù)不僅已廣泛應(yīng)用于內(nèi)存，更迅速獲得晶圓代工／邏輯制程客戶的青睞。
應(yīng)用材料也展示了PROVision電子束（eBeam）量測(cè)技術(shù)，可穿透芯片的多層結(jié)構(gòu)，準(zhǔn)確量測(cè)整個(gè)晶圓的EUV圖案線寬，幫助客戶解決邊緣放置（edge placement）錯(cuò)誤，這是其他量測(cè)技術(shù)無法做到的。在2021年，應(yīng)用材料的電子束系統(tǒng)營收成長了將近一倍，并成為電子束技術(shù)第一大供貨商。
新興的GAA晶體管體現(xiàn)了客戶如何利用3D設(shè)計(jì)技術(shù)和DTCO布局創(chuàng)新來補(bǔ)強(qiáng)2D微縮，因此即使2D微縮技術(shù)式微，仍能快速提高邏輯密度。創(chuàng)新的材料工程解決方案也改善了GAA晶體管的功率和效能。
在FinFET中，形成晶體管電氣路徑的垂直信道是藉由微影和蝕刻形成的，這些制程可能導(dǎo)致信道寬度以及信道表面粗糙程度不均勻，進(jìn)而對(duì)功率和效能產(chǎn)生負(fù)面的影響，這是除了鰭高的物理限制外，客戶轉(zhuǎn)向GAA的主要原因之一。
GAA晶體管類似被旋轉(zhuǎn)了90度的FinFET晶體管，使通道變成水平狀而非垂直狀。GAA通道是利用磊晶和選擇性材料去除技術(shù)所形成，這些技術(shù)可讓客戶精確設(shè)計(jì)寬度和均勻性，以達(dá)到最佳的功率和效能。應(yīng)用材料推出的第一個(gè)產(chǎn)品是磊晶系統(tǒng)，此后即一直是市場(chǎng)領(lǐng)導(dǎo)者。應(yīng)用材料在2016年推出Selectra系統(tǒng)時(shí)，就開創(chuàng)了選擇性材料去除技術(shù)的先河，并且是市場(chǎng)的領(lǐng)導(dǎo)者，至今客戶使用的反應(yīng)室已超過1,000個(gè)。
制造GAA晶體管的主要挑戰(zhàn)之一是，通道之間的空間只有10奈米左右，客戶必須在有限的空間內(nèi)將多層閘極氧化層（gate oxide）和金屬閘極堆棧沉積在信道的四面。
應(yīng)用材料針對(duì)閘極氧化層堆棧開發(fā)了IMS（Integrated Materials Solution）系統(tǒng)。更薄的閘極氧化層可以產(chǎn)生更高的驅(qū)動(dòng)電流和晶體管效能。然而，較薄的閘極氧化層通常會(huì)導(dǎo)致較高的漏電流，從而浪費(fèi)功耗并產(chǎn)生熱能。
應(yīng)用材料新的IMS系統(tǒng)將等效氧化厚度縮減1.5埃（angstrom），使設(shè)計(jì)者能夠在不增加閘極漏電的情況下提高效能，或者在保持效能不變的情況下將閘極漏電減少10倍以上。此系統(tǒng)它將原子層沉積（ALD）、熱處理步驟、電漿處理步驟和量測(cè)技術(shù)整合在一個(gè)高度真空的系統(tǒng)中。
應(yīng)用材料還展示了用于GAA金屬閘極堆棧工程設(shè)計(jì)的IMS系統(tǒng)，使客戶能夠改變閘極厚度，以調(diào)整晶體管的閾值電壓，滿足從電池供電的行動(dòng)裝置到高效能服務(wù)器等特殊運(yùn)算應(yīng)用的每瓦效能目標(biāo)。它可在高度真空中執(zhí)行高精度的金屬ALD步驟，實(shí)現(xiàn)預(yù)防大氣污染的目標(biāo)。