7段LED顯示解碼器

簡介

大多數(shù)情況下，七段式顯示器用于顯示數(shù)字手表、計算器、時鐘、測量儀器和數(shù)字計數(shù)器等的數(shù)字。一般來說，LCD和LED段提供數(shù)字和字符的顯示輸出。

然而，為了顯示字符和數(shù)字（以產(chǎn)生十進制讀數(shù)），最常用的是七段顯示器。大多數(shù)情況下，這些顯示器是由數(shù)字IC的輸出級驅(qū)動的（必須對輸出級進行視覺指示），如鎖存器和十年計數(shù)器等。

但這些輸出是以4位二進制編碼十進制（BCD）的形式，不適合直接驅(qū)動七段顯示器。

顯示解碼器用于將BCD或二進制代碼轉(zhuǎn)換成7段代碼。它一般有4條輸入線和7條輸出線。在這里，我們使用邏輯門設計一個簡單的顯示解碼器電路。

盡管有商業(yè)化的BCD到7段解碼器，但從經(jīng)濟和知識的角度來看，使用邏輯門設計一個顯示解碼器可能被證明是有益的。

顯示器解碼器電路的原理

其基本思路是利用組合邏輯電路驅(qū)動一個共陰極7段LED顯示屏。 該邏輯電路設計有4個輸入和7個輸出，每一個都代表顯示IC的一個輸入。使用卡諾夫圖，設計了顯示器每個輸入的邏輯電路。

電路背后的理論：

這個電路的首要方面是解碼器。解碼器是一個組合電路，用于將二進制或BCD（二進制編碼的十進制）數(shù)字轉(zhuǎn)換成相應的十進制數(shù)字。它可以是一個簡單的二進制到十進制的解碼器或BCD到7段的解碼器。

另一個相關部分是組合邏輯電路。一個組合邏輯電路是一個只由輸出和輸入組成的邏輯門系統(tǒng)。組合邏輯電路的輸出只取決于輸入的當前狀態(tài)，而不取決于其他。這類電路的最佳例子是編碼器和解碼器，多路復用器和去多路復用器，加法器，減法器等。

為了理解這些邏輯電路的設計和操作，人們需要對布爾代數(shù)和邏輯門有充分的了解。例如，需要遵循的幾個基本布爾代數(shù)規(guī)則是互補定律、關聯(lián)定律、德-摩根定律等。

一個7段式LED顯示屏由8個LED排列組成，所有的陽極是共用的，或者陰極是共用的。 一個共陰極的7段顯示屏由8個引腳組成--7個輸入引腳，從'a'到'g'，第8個引腳為公共接地引腳。

7段顯示器解碼器電路設計

第1步：設計的第一步涉及到對共陰極7段顯示器的分析。 7段顯示器由 "H "形式的LED排列組成。 用每個小數(shù)點的輸入組合構建一個真值表。例如，小數(shù)點后的數(shù)字1將命令b和c的組合（參考下面的圖表）。

7段式LED

第二步：第二步是構建真值表，列出7個顯示輸入信號、十進制數(shù)字和相應的4位二進制數(shù)字。

解碼器設計的真值表取決于7段顯示器的類型。正如我們上面提到的，對于普通陰極七段顯示器，解碼器或段碼驅(qū)動器的輸出必須是高電平，以使段碼發(fā)光。

下圖顯示了帶共陰極顯示的BCD轉(zhuǎn)七段解碼器的真值表。在真值表中，有7個不同的輸出列，分別對應7個段。

假設a段的列顯示了它要被點亮的不同組合。所以'a'對數(shù)字0、2、3、5、6、7、8和9是有效的。

BCD到共陽極7段真值表

從上面的真值表來看，每個輸出函數(shù)的布爾表達式可以寫為

a = F1 (A, B, C, D) = ∑m (0, 2, 3, 5, 7, 8, 9)

b = F2 (A, B, C, D) = ∑m (0, 1, 2, 3, 4, 7, 8, 9)

c = F3 (A, B, C, D) = ∑m (0, 1, 3, 4, 5, 6, 7, 8, 9)

d = F4（A，B，C，D）= ∑m（0，2，3，5，6，8）

e = F5 (A, B, C, D) = ∑m (0, 2, 6, 8)

f = F6 (A, B, C, D) = ∑m (0, 4, 5, 6, 8, 9)

g = F7 (A, B, C, D) = ∑m (2, 3, 4, 5, 6, 8, 9)

第三步：第三步是為每個輸出項構建卡諾夫圖，然后將其簡化，得到每個輸出項的輸入邏輯組合。

K-Map的簡化

下圖顯示了共陰極七段解碼器的K圖簡化過程，以便設計組合電路。

從上面的簡化中，我們得到的輸出值為

第4步：最后一步是為每個輸出信號畫一個組合邏輯電路。任務完成后，可以用4個輸入（A,B,C,D）和7段顯示（A,B,C,D,E,F,G）作為輸出，畫出一個組合邏輯電路。

顯示解碼器的電路操作

電路的操作可以通過真值表本身來理解。當所有的輸入都連接到低邏輯時，組合邏輯電路的輸出將驅(qū)動所有的輸出LEDs，除了'g'。 因此，數(shù)字0將被顯示出來。類似的操作將發(fā)生在所有其他輸入開關的組合上。

實際上，BCD轉(zhuǎn)7段解碼器是以集成電路的形式出現(xiàn)的，如74LS47。 除了常規(guī)的4個輸入引腳和7個輸出引腳外，它還包括一個用于分段測試的點亮測試引腳、用于在多個顯示系統(tǒng)中清零的紋波消隱輸入引腳、用于級聯(lián)的紋波消隱輸出引腳和一個消隱輸入引腳。

顯示解碼器電路的應用

這個電路可以使用定時器和計數(shù)器進行修改，以顯示時鐘脈沖的數(shù)量。

這個電路可以被修改為開發(fā)一個字母顯示系統(tǒng)，而不是一個十進制數(shù)字顯示系統(tǒng)。

它可以作為一個定時器電路使用。

顯示解碼器電路的局限性

這個電路涉及很多邏輯門，而且相當復雜。

每個邏輯門的定時延遲是一個值得關注的問題，而且這個電路在用于顯示脈沖數(shù)時可能不會產(chǎn)生準確的結(jié)果。

這是一個理論上的電路，可能需要進行一些修改。