史密斯英特康有效測(cè)試QFN 封裝的測(cè)試解決方案你了解嗎

隨著邏輯芯片越來(lái)越先進(jìn),我們看到引腳數(shù)、功耗和 BGA 封裝結(jié)構(gòu)也相應(yīng)增加和復(fù)雜。然而,對(duì)于大多數(shù)模擬、混合信號(hào)、功率和射頻器件來(lái)說(shuō),功率和引腳數(shù)在電氣性能和可靠性面前都是次要的。這些器件主要采用傳統(tǒng)(>16 nm)工藝節(jié)點(diǎn)制造,往往只有少量的輸入輸出( I/O )腳數(shù)連接和成組電源連接。在既有嚴(yán)苛的電氣性能要求,又對(duì)芯片外形尺寸、薄型占位面積要求盡量小的應(yīng)用中,QFN 封裝(方形扁平無(wú)引腳封裝)由于具有良好的電和熱性能、體積小、重量輕成為許多IC設(shè)計(jì)工程師的理想選擇,但QFN也給測(cè)試和測(cè)量過(guò)程帶來(lái)了一些挑戰(zhàn)。

QFN封裝圖

QFN封裝使用傳統(tǒng)的引線鍵合和模塑封裝技術(shù)來(lái)保護(hù)硅芯片。它們還在外圍使用 "接近芯片級(jí) "焊盤(pán)布局,以及大型 "ePad "或 "外露焊盤(pán)"。由于電氣焊盤(pán)完全包含在模塑封裝體的輪廓內(nèi),QFN 解決了先前 QFP 和 SOIC 封裝技術(shù)在運(yùn)用時(shí)遇到的可操作性和可靠性方面的許多難題。QFN封裝的底部中央位置通常有一個(gè)大面積裸露焊盤(pán)用來(lái)導(dǎo)熱,這個(gè)焊盤(pán)可做直接散熱通道,用于傳導(dǎo)封裝體內(nèi)芯片工作產(chǎn)生的熱量;焊盤(pán)經(jīng)過(guò)表面貼裝后直接焊接在電路板(PCB: printed circuit board)上,PCB散熱孔可以把多余的功耗擴(kuò)散到銅接地板中吸收多余的熱量,極大提升了芯片的散熱性。

QFN器件的測(cè)試與測(cè)量評(píng)估可確保在數(shù)十萬(wàn)次插入后仍能保持穩(wěn)定可靠的性能,同時(shí)保持極為干凈的信號(hào)路徑。在許多情況下,被測(cè)芯片器件(DUT)的射頻要求超過(guò)10GHz或更高的射頻要求。在這種情況下,測(cè)試團(tuán)隊(duì)必須仔細(xì)管控電感參數(shù),以及保證足夠低的接觸電阻。與此同時(shí),還必須盡量降低成本。

為了平衡這些需求,工程師們尋求一種信號(hào)路徑短、受控性強(qiáng)、機(jī)械結(jié)構(gòu)堅(jiān)固的測(cè)試插座解決方案。采用的測(cè)試插座機(jī)械結(jié)構(gòu)中需要特別考慮的是用于連接插座和自動(dòng)測(cè)試設(shè)備 (ATE) 的 PCB 電路板表面焊盤(pán)的磨損率。PCB電路板的成本昂貴,通常在 50,000 至 75,000 美元。如果測(cè)試插座造成焊盤(pán)損壞,測(cè)試操作團(tuán)隊(duì)可能需要重新電鍍PCB線路板的表面焊盤(pán),更糟的情況下甚至可能需要更換整個(gè)印刷電路板,因此測(cè)試插座對(duì)表面焊盤(pán)的磨損要盡可能的小。

史密斯英特康最新發(fā)布的Kepler(開(kāi)普勒)刮擦測(cè)試插座克服了傳統(tǒng)垂直彈簧探針和懸臂擦洗觸點(diǎn)設(shè)計(jì)所帶來(lái)的挑戰(zhàn),主要應(yīng)用于測(cè)試高性能計(jì)算機(jī)、可穿戴設(shè)備以及汽車(chē)芯片,將測(cè)試性能和可靠性提升到了一個(gè)新的水平。

Kepler 刮插測(cè)試插座可同時(shí)兼顧當(dāng)今先進(jìn)QFN 封裝集成電路的電氣目標(biāo)和大批量制造 (HVM) 要求。這款測(cè)試插座專(zhuān)為手動(dòng)、臺(tái)式和 HVM 生產(chǎn)測(cè)試而設(shè)計(jì),可在一個(gè)行程中實(shí)現(xiàn)雙軸運(yùn)動(dòng),為 20GHz以下的測(cè)試應(yīng)用提供市面同類(lèi)產(chǎn)品最佳的電氣長(zhǎng)度、電感和接觸電阻。Kepler觸頭的 X-Y 軸運(yùn)動(dòng)可擊碎表面氧化物,對(duì) PCB 負(fù)載板焊盤(pán)的影響與垂直彈簧探頭相同,可進(jìn)行數(shù)十萬(wàn)次循環(huán)使用,幾乎無(wú)需維護(hù),提供穩(wěn)定可靠的接觸,而且對(duì) PCB Pad的磨損降至最低。Kepler 測(cè)試插座與市場(chǎng)主流的QFN刮擦測(cè)試插座解決方案兼容,可在短時(shí)間內(nèi)實(shí)現(xiàn)高要求的大批量 IC 應(yīng)用的需求。

Kepler 刮插測(cè)試插座結(jié)構(gòu)圖

再來(lái)看一下Kepler 刮插測(cè)試插座其他出色的機(jī)械和電氣性能:

接觸壽命長(zhǎng)、磨損低,經(jīng)測(cè)試可插入超過(guò)500K次為Matte Tin 和 NiPdAu pads提供可靠連續(xù)的接觸,低接觸電阻 (CRES)出色的信號(hào)完整性適用于各種測(cè)試應(yīng)用與現(xiàn)有 PCB 插座尺寸和測(cè)試硬件相匹配,從而為客戶(hù)節(jié)省成本可現(xiàn)場(chǎng)維修,易于清潔和維護(hù)低介電常數(shù)、低CLTE、卓越的撓曲模量允許 PCB 上部元器件靠近被測(cè)器件,以獲得更好的信號(hào)性能和減少信號(hào)損耗

隨著芯片更新變得越來(lái)越快、越來(lái)越復(fù)雜,評(píng)估和鑒定流程也在不斷發(fā)展,以便在更短的測(cè)試時(shí)間內(nèi)提供更高的測(cè)試可靠性。為了實(shí)現(xiàn)這些目標(biāo),史密斯英特康新一代Kepler刮插測(cè)試插座采用了優(yōu)化設(shè)計(jì)和卓越的機(jī)械性能,以幫助芯片公司快速將產(chǎn)品推向市場(chǎng)。

更多產(chǎn)品信息,歡迎訪問(wèn)Smiths Interconnect - Kepler Test Sockets