史密斯英特康有效測試QFN 封裝的測試解決方案你了解嗎

隨著邏輯芯片越來越先進,我們看到引腳數(shù)、功耗和 BGA 封裝結(jié)構(gòu)也相應增加和復雜。然而,對于大多數(shù)模擬、混合信號、功率和射頻器件來說,功率和引腳數(shù)在電氣性能和可靠性面前都是次要的。這些器件主要采用傳統(tǒng)(>16 nm)工藝節(jié)點制造,往往只有少量的輸入輸出( I/O )腳數(shù)連接和成組電源連接。在既有嚴苛的電氣性能要求,又對芯片外形尺寸、薄型占位面積要求盡量小的應用中,QFN 封裝(方形扁平無引腳封裝)由于具有良好的電和熱性能、體積小、重量輕成為許多IC設計工程師的理想選擇,但QFN也給測試和測量過程帶來了一些挑戰(zhàn)。

QFN封裝圖

QFN封裝使用傳統(tǒng)的引線鍵合和模塑封裝技術來保護硅芯片。它們還在外圍使用 "接近芯片級 "焊盤布局,以及大型 "ePad "或 "外露焊盤"。由于電氣焊盤完全包含在模塑封裝體的輪廓內(nèi),QFN 解決了先前 QFP 和 SOIC 封裝技術在運用時遇到的可操作性和可靠性方面的許多難題。QFN封裝的底部中央位置通常有一個大面積裸露焊盤用來導熱,這個焊盤可做直接散熱通道,用于傳導封裝體內(nèi)芯片工作產(chǎn)生的熱量;焊盤經(jīng)過表面貼裝后直接焊接在電路板(PCB: printed circuit board)上,PCB散熱孔可以把多余的功耗擴散到銅接地板中吸收多余的熱量,極大提升了芯片的散熱性。

QFN器件的測試與測量評估可確保在數(shù)十萬次插入后仍能保持穩(wěn)定可靠的性能,同時保持極為干凈的信號路徑。在許多情況下,被測芯片器件(DUT)的射頻要求超過10GHz或更高的射頻要求。在這種情況下,測試團隊必須仔細管控電感參數(shù),以及保證足夠低的接觸電阻。與此同時,還必須盡量降低成本。

為了平衡這些需求,工程師們尋求一種信號路徑短、受控性強、機械結(jié)構(gòu)堅固的測試插座解決方案。采用的測試插座機械結(jié)構(gòu)中需要特別考慮的是用于連接插座和自動測試設備 (ATE) 的 PCB 電路板表面焊盤的磨損率。PCB電路板的成本昂貴,通常在 50,000 至 75,000 美元。如果測試插座造成焊盤損壞,測試操作團隊可能需要重新電鍍PCB線路板的表面焊盤,更糟的情況下甚至可能需要更換整個印刷電路板,因此測試插座對表面焊盤的磨損要盡可能的小。

史密斯英特康最新發(fā)布的Kepler(開普勒)刮擦測試插座克服了傳統(tǒng)垂直彈簧探針和懸臂擦洗觸點設計所帶來的挑戰(zhàn),主要應用于測試高性能計算機、可穿戴設備以及汽車芯片,將測試性能和可靠性提升到了一個新的水平。

Kepler 刮插測試插座可同時兼顧當今先進QFN 封裝集成電路的電氣目標和大批量制造 (HVM) 要求。這款測試插座專為手動、臺式和 HVM 生產(chǎn)測試而設計,可在一個行程中實現(xiàn)雙軸運動,為 20GHz以下的測試應用提供市面同類產(chǎn)品最佳的電氣長度、電感和接觸電阻。Kepler觸頭的 X-Y 軸運動可擊碎表面氧化物,對 PCB 負載板焊盤的影響與垂直彈簧探頭相同,可進行數(shù)十萬次循環(huán)使用,幾乎無需維護,提供穩(wěn)定可靠的接觸,而且對 PCB Pad的磨損降至最低。Kepler 測試插座與市場主流的QFN刮擦測試插座解決方案兼容,可在短時間內(nèi)實現(xiàn)高要求的大批量 IC 應用的需求。

Kepler 刮插測試插座結(jié)構(gòu)圖

再來看一下Kepler 刮插測試插座其他出色的機械和電氣性能:

接觸壽命長、磨損低,經(jīng)測試可插入超過500K次為Matte Tin 和 NiPdAu pads提供可靠連續(xù)的接觸,低接觸電阻 (CRES)出色的信號完整性適用于各種測試應用與現(xiàn)有 PCB 插座尺寸和測試硬件相匹配,從而為客戶節(jié)省成本可現(xiàn)場維修,易于清潔和維護低介電常數(shù)、低CLTE、卓越的撓曲模量允許 PCB 上部元器件靠近被測器件,以獲得更好的信號性能和減少信號損耗

隨著芯片更新變得越來越快、越來越復雜,評估和鑒定流程也在不斷發(fā)展,以便在更短的測試時間內(nèi)提供更高的測試可靠性。為了實現(xiàn)這些目標,史密斯英特康新一代Kepler刮插測試插座采用了優(yōu)化設計和卓越的機械性能,以幫助芯片公司快速將產(chǎn)品推向市場。

更多產(chǎn)品信息,歡迎訪問Smiths Interconnect - Kepler Test Sockets