EUV光刻技術(shù)仍需克服的三個(gè)缺點(diǎn)

光刻技術(shù)是指在光照作用下，借助光致抗蝕劑（又名光刻膠）將掩膜版上的圖形轉(zhuǎn)移到基片上的技術(shù)。其主要過程為：首先紫外光通過掩膜版照射到附有一層光刻膠薄膜的基片表面，引起曝光區(qū)域的光刻膠發(fā)生化學(xué)反應(yīng)；再通過顯影技術(shù)溶解去除曝光區(qū)域或未曝光區(qū)域的光刻膠（前者稱正性光刻膠，后者稱負(fù)性光刻膠），使掩膜版上的圖形被復(fù)制到光刻膠薄膜上；最后利用刻蝕技術(shù)將圖形轉(zhuǎn)移到基片上。

想要了解光刻技術(shù)對(duì)半導(dǎo)體供需穩(wěn)定將會(huì)產(chǎn)生什么樣的影響，首先要了解的是大家經(jīng)常聽到的 14 納米 DRAM、4 納米應(yīng)用處理器等用語(yǔ)，要先說明納米是什么意思，以及納米前面的數(shù)字降低（精細(xì)制程轉(zhuǎn)換）究竟意味著什么。

所謂的幾納米，指的是晶圓上的電路最細(xì)能做到多細(xì)，所謂 14 納米，是指 DRAM 設(shè)計(jì)時(shí)，最小電路寬度（Design Rule）定為 14 納米，而納米是指十億分之一米，這樣馬上就能知道 14 納米 DRAM 的最細(xì)線寬是多少。但 14 納米 DRAM 并非意味著所有電路都是 14 納米寬，除了最重要的部分以外，其余部分設(shè)計(jì)上會(huì)有不同寬度的線路。而這就是即使相同 14 納米 DRAM，各企業(yè)芯片大小也不同的原因。

從 16 納米 DRAM 到 14 納米 DRAM，最小電路寬度及周圍電路寬度變細(xì)的話，DRAM 的芯片尺寸自然會(huì)變小。這種制程被稱為精細(xì)制程轉(zhuǎn)換，最近在精細(xì)制程的每一代中，芯片約變小 20% 左右的水準(zhǔn)。這句話的意思是，如果進(jìn)行精細(xì)制程轉(zhuǎn)換，同一 12 英寸晶圓生產(chǎn)的半導(dǎo)體量將增加 20% 左右，即降低納米數(shù)字（精細(xì)制程轉(zhuǎn)換），是為了增加產(chǎn)量，降低成本。

目前光刻設(shè)備的主要光刻機(jī)是 ArF Immersion，這是以水為介質(zhì)，利用光線透水時(shí)出現(xiàn)的折射現(xiàn)象的設(shè)備。該設(shè)備在生產(chǎn) 35 納米上一代 DRAM 時(shí)，即使是半導(dǎo)體電路中最細(xì)微的部分，也可以用一道光罩，一下就刻出更精密的電路。

隨著精細(xì)化到 30 納米級(jí)以下，該設(shè)備無法一次性拍攝出最重要的部分電路圖案。事實(shí)上，ArF Emergion 設(shè)備的極限是 35 納米。因此半導(dǎo)體企業(yè)針對(duì)最精細(xì)的部分，設(shè)計(jì)出一種方式是將電路分為兩個(gè)，因?yàn)榫€寬之間的間距越來越窄，單次曝光已不足以應(yīng)付線寬縮小所需，于是便將曝光分為兩次，這種方式叫做雙重曝光（Double Patterning）。

使用 EUV 設(shè)備的話，理論上可以解決雙重等多重曝光精細(xì)制程的缺點(diǎn)，也就是可以自然解決生產(chǎn)力減少和投入與產(chǎn)出的下跌問題。最精細(xì)的電路部分也可以使用一道光罩一次刻出來，也就是說總制程循環(huán)次數(shù)可以減少，也不會(huì)發(fā)生邊緣位置誤差。但實(shí)際上即使在使用 EUV 設(shè)備的 1A 納米之后，DRAM 的低生產(chǎn)成長(zhǎng)率仍未獲得解決，情況反而更加惡化，其理由如下：

第一，EUV 設(shè)備的性價(jià)比低，對(duì)比于 ArF Emergion 設(shè)備只有十分之一的水準(zhǔn)。不過目前使用 EUV 設(shè)備是克服日益惡化的多重曝光缺點(diǎn)的必然選擇，并非因?yàn)?EUV 設(shè)備的生產(chǎn)率好才如此。

第二，因?yàn)槟壳斑€處于引進(jìn)初期，EUV 光刻技術(shù)也仍然存在技術(shù)的困難點(diǎn)。不僅 EUV 設(shè)備自身硬體上的問題仍有很大改進(jìn)空間，相關(guān)零部件、材料也存在諸多難題（參考下圖）。

簡(jiǎn)單來說，為了正式引進(jìn) EUV 設(shè)備，需要由多層透鏡和曝光吸收層（Absorber）組成的無缺陷光罩，還需要超薄膜、高強(qiáng)度、高均勻透射率的光罩護(hù)膜（Pellicle）以及高解析度、低照射劑量（Dose）、低氣體釋放度、平滑線條邊緣（Edge）的光阻劑。

另外，最重要的是基于更短的曝光波長(zhǎng)、真空環(huán)境和超精細(xì)圖案，EUV 需要具有高難度的良率管理和測(cè)試技術(shù)。

第三，雖然 EUV 設(shè)備還存在許多問題，但購(gòu)買這臺(tái)設(shè)備本身就不容易。如前述所言，EUV 設(shè)備在全世界只有 ASML 能供應(yīng)。因此三星電子、臺(tái)積電、 SK 海力士、Intel 等半導(dǎo)體企業(yè)不得不密切關(guān)注 ASML 的 EUV 產(chǎn)量。

但事實(shí)上 ASML 也無法生產(chǎn)出如自己所愿的 EUV 設(shè)備。舉例來說，鏡頭作為 EUV 設(shè)備最關(guān)鍵零組件，由德國(guó)的 Carl Zeiss 公司所供應(yīng)，由于 Carl Zeiss 公司鏡頭組件生產(chǎn)設(shè)備不易增加，以及需依賴熟練員工等因素，很難快速提高產(chǎn)量。因此 ASML 在 2022 年生產(chǎn)的 EUV 光刻設(shè)備只有 55 臺(tái)左右，預(yù)計(jì)今后兩年內(nèi)也很難大幅增加。

當(dāng)然，今后如果 EUV 設(shè)備價(jià)格急速下降，每小時(shí)晶圓總處理量增加，同時(shí)相關(guān)零組件和材料情況得到明顯改善的話，那么半導(dǎo)體產(chǎn)量成長(zhǎng)率也有可能恢復(fù)到以前高水準(zhǔn)的可能性。在此種情況下，如果沒有出現(xiàn)大幅增加半導(dǎo)體存儲(chǔ)器需求等動(dòng)因，那么半導(dǎo)體供應(yīng)過剩問題就可能被凸顯出來，因此這是日后還需要再觀察的問題。