FPGA：圖形 LCD 面板- 視頻發(fā)生器

在能夠在面板上顯示任何內(nèi)容之前，我們需要生成視頻同步信號（H-sync 和 V-sync）。

本項目使用的液晶屏具有以下特點：

• 單色，分辨率為 480x320（約 150000 像素）。

• 同步接口，4位數(shù)據(jù)接口（每個時鐘輸入4個像素）。

• 沒有屏幕外時間。

使用 4 位數(shù)據(jù)輸入時，我們需要水平 480/4=120 個時鐘。使用 320 行，一個完整的視頻幀需要 120x320=38400 個時鐘。

代碼如下所示：

parameter ScreenWidth = 480;
parameter ScreenHeight = 320;
reg [6:0] CounterX;  // counts from 0 to 119
reg [8:0] CounterY;  // counts from 0 to 319
wire CounterXmaxed = (CounterX==ScreenWidth/4-1);
wire CounterYmaxed = (CounterY==ScreenHeight-1);
always @(posedge clk)begin
  if(CounterXmaxed)
    CounterX <= 0;  else
    CounterX <= CounterX + 1;
    end
    always @(posedge clk)if(CounterXmaxed)begin
  if(CounterYmaxed)
    CounterY <= 0;  else
    CounterY <= CounterY + 1;
    end
    reg HSync, VSync;
    always @(posedge clk)begin
  HSync <= CounterXmaxed;
  VSync <= CounterYmaxed;
  end

現(xiàn)在，讓我們提供要顯示的數(shù)據(jù) - 首先是一些圖形，然后是一些文本。