高速傳輸需求飆升 PCIe訊號測試不妥協(xié)

隨著科技的迅速發(fā)展，數(shù)字數(shù)據(jù)轉(zhuǎn)換正面臨著前所未有的挑戰(zhàn)。從人工智能的應(yīng)用到高畫質(zhì)影音串流服務(wù)的普及，再到自動駕駛技術(shù)的日益成熟，數(shù)據(jù)流量正在以驚人的速度增長。這種趨勢也在網(wǎng)絡(luò)和運算領(lǐng)域引發(fā)了一系列的變革，人工智能和分解技術(shù)的引入，進一步提升了運算、服務(wù)器和儲存系統(tǒng)的效能。這些技術(shù)的快速發(fā)展推動著對于高速數(shù)字接口的需求，例如PCI Express（PCIe）、USB、DDR等，這些接口在當(dāng)今數(shù)字世界中扮演著至關(guān)重要的角色。

高速數(shù)字系統(tǒng)的挑戰(zhàn)
高速數(shù)字系統(tǒng)面臨著眾多技術(shù)挑戰(zhàn)。其中最主要的挑戰(zhàn)，來自于高速數(shù)字訊號頻率特性以及傳輸線材料的高頻損耗。
高速數(shù)字系統(tǒng)的研發(fā)過程包括對芯片、功能電路區(qū)塊、電/光線路和連接器等組件的深入研究。從最初的原型設(shè)計到后續(xù)的除錯、設(shè)計驗證和認證合規(guī)性測試，工程師們透過不懈的努力，不斷提升著高速數(shù)字訊號的質(zhì)量與效能。
然而，高速數(shù)字系統(tǒng)同時也面臨著眾多的技術(shù)挑戰(zhàn)。其中，最主要的挑戰(zhàn)來自于高速數(shù)字訊號頻率特性以及傳輸線材料的高頻損耗。這些因素導(dǎo)致了訊號衰減、頻率抖動、串?dāng)_和眼圖等問題的出現(xiàn)。
頻率抖動是數(shù)字訊號時間軸上的時序變化，受到多種因素的影響，例如電路和通訊路徑中的噪聲；而串?dāng)_則是相鄰訊號線之間的訊號泄漏現(xiàn)象，可能導(dǎo)致高速數(shù)字系統(tǒng)的誤操作；眼圖作為評估數(shù)字訊號質(zhì)量的重要工具，用于展示串行數(shù)據(jù)訊號中0和1數(shù)據(jù)流的圖形。
克服這些技術(shù)挑戰(zhàn)是高速數(shù)字系統(tǒng)開發(fā)中的一個重要任務(wù)，這需要工程師們不斷尋找創(chuàng)新解決方案，以確保高速數(shù)字系統(tǒng)的可靠性和性能。

 
圖一 : 一體化訊號質(zhì)量分析儀結(jié)合了多種測試功能。

深入了解PCIe
在當(dāng)今數(shù)據(jù)驅(qū)動的世界中，高速數(shù)據(jù)傳輸已成為數(shù)據(jù)中心、車輛系統(tǒng)、運算和儲存領(lǐng)域的核心需求。而PCIe作為一種擴充總線和插槽接口標準，正在引領(lǐng)著這個領(lǐng)域的發(fā)展。PCIe標準由PCI-SIG管理和定義，其不斷演進以適應(yīng)日益增加的數(shù)據(jù)需求。
PCI-SIG不僅專注于傳統(tǒng)電線技術(shù)，還在積極研究最新的光學(xué)電路，目的在克服當(dāng)前數(shù)據(jù)傳輸速度的限制。與傳統(tǒng)的電線技術(shù)相比，光學(xué)電路能以更快的速度傳輸數(shù)據(jù)，同時降低能量損耗，這對于未來數(shù)據(jù)中心和高速運算系統(tǒng)的發(fā)展至關(guān)重要。
然而，PCIe的發(fā)展并非一帆風(fēng)順，它面臨著來自技術(shù)和設(shè)計的挑戰(zhàn)。早期的PCIe 5.0標準及以前版本使用了不歸零（Non-Return-to-Zero；NRZ）代碼，其中數(shù)據(jù)1由正電壓表示，數(shù)據(jù)0由負電壓表示。然而，隨著數(shù)據(jù)需求的增加，PCIe 6.0和7.0標準導(dǎo)入了脈沖幅度調(diào)變（Pulse Amplitude Modulation；PAM）技術(shù)，采用四個電壓（PAM4）來表達2個數(shù)據(jù)位，并導(dǎo)入了前向糾錯（Forward Error Correction；FEC）。雖然PAM4提供了更高的傳輸速率和更大的容量，但其誤碼率（Bit Error Rate；BER）更容易受到抖動和噪聲的影響，進而增加了設(shè)計的復(fù)雜度。
在PCIe的開發(fā)過程中，從原型設(shè)計到商業(yè)發(fā)布的每個階段都需要評估高速數(shù)字系統(tǒng)的訊號質(zhì)量。測試訊號質(zhì)量是為了提高產(chǎn)品質(zhì)量，并確保訊號的可靠性。此外，為了確保主機與裝置的互聯(lián)性，物理層測試也變得至關(guān)重要，例如抖動容限測試和鏈路訓(xùn)練評估。

PCIe測試與分析技術(shù)
在當(dāng)今高速數(shù)據(jù)傳輸?shù)氖澜缰校琍CIe已經(jīng)成為許多系統(tǒng)的核心接口標準。然而，要確保PCIe設(shè)備的穩(wěn)定運行，進行有效的發(fā)射器、接收器以及協(xié)議測試是至關(guān)重要的。

發(fā)射器與接收器測試
發(fā)射器（Tx）測試旨在評估PCIe設(shè)備輸出的參考頻率和數(shù)據(jù)訊號的各種特性，如上升/下降時間、振幅、眼圖寬度和抖動等。這些測試通常使用實時示波器（Real-Time Oscilloscope；RTO）進行，同時鎖相環(huán)（Phase Locked Loop；PLL）帶寬則由脈沖模式產(chǎn)生器（Pulse Pattern Generator；PPG）作為訊號源進行測量。
接收器（Rx）測試則是透過PPG和誤碼率（Bit Error Rate；BER）測試儀對電訊號施加壓力，例如噪聲和抖動，來評估PCIe裝置的抖動容限、串?dāng)_和運行裕度等。

協(xié)議測試
協(xié)議測試涉及使用鏈路訓(xùn)練狀態(tài)機（Link Training and Status State Machine；LTSSM）來管理物理層中連接的狀態(tài)轉(zhuǎn)換。這些測試可以評估LTSSM是否正常轉(zhuǎn)換，并分析鏈路訓(xùn)練和LTSSM，以確定是否存在物理或邏輯錯誤。
Tx、Rx和協(xié)議測試通?？赏高^一體化訊號質(zhì)量分析儀（如安立知的MP1900A），該儀器結(jié)合了實時示波器、脈沖模式產(chǎn)生器和誤碼率測試儀的功能。測試軟件能夠輕松設(shè)定復(fù)雜的測試參數(shù)，并自動控制訊號質(zhì)量分析儀，縮短測試時間，提高測試效率。
互連測試
互連測試涉及使用向量網(wǎng)絡(luò)分析儀（Vector Network Analyzer；VNA）來評估零件和訊號線的插入和返回損耗。這對于除錯和性能提升至關(guān)重要，可以幫助確定正在開發(fā)的原型設(shè)備中訊號劣化的原因，并提出改善方案。

PCIe 6.0基本規(guī)格測試系統(tǒng)

 
圖二 : PCIe 6.0基本規(guī)格測試系統(tǒng)

安立知的訊號質(zhì)量分析儀MP1900A兼具測試重現(xiàn)性和簡單的操作等優(yōu)點，是一款經(jīng)PCI-SIG認證的高性能誤碼率測試儀。而MP1900A系列，搭配太克科技的DPO70000SX實時示波器，以及通過硅驗證的Synopsys PCI Express 6.0 IP，便是一套PCIe 6.0的基本規(guī)格測試系統(tǒng)。
PCIe 6.0的前向糾錯（FEC）是一項關(guān)鍵技術(shù)，可確保32-Gbaud PAM4（64 Gbps）且受傳輸路徑損耗影響的低訊噪比（SNR）訊號之完整性，然而帶來的影響是與評估待測物（DUT）有關(guān)的復(fù)雜度變得更高。為了提高測試效率，使用Tektronix DPO70000SX 實時示波器執(zhí)行自動基本規(guī)范校準和訊號質(zhì)量評估，并結(jié)合安立知的MP1900A，可以實時測量FEC誤碼率。
根據(jù)PCI Express 6.0規(guī)格，安立知MP1900A將產(chǎn)生由DPO70000SX示波器校準的應(yīng)力兼容訊號，并將該訊號傳輸至Synopsys PCI Express 6.0 IP，即可使用DUT內(nèi)部錯誤計數(shù)器測量位錯誤。此外，MP1900A PAM4誤碼檢測器將在DUT回放模式下測量位誤差。使用MP1900A的FEC功能，將有助于分析并顯示FEC糾正與未糾正錯誤，以及后FEC誤碼率，而DPO70000SX實時示波器則將分析來自DUT的訊號波形。

結(jié)語
透過不斷的研究和創(chuàng)新，PCIe將繼續(xù)在數(shù)據(jù)傳輸?shù)念I(lǐng)域中發(fā)揮著重要作用。測試訊號質(zhì)量和尋找新的解決方案將是確保PCIe設(shè)備高質(zhì)量、高效能的關(guān)鍵。對于PCIe設(shè)備來說，發(fā)射器、接收器和協(xié)議測試是確保其性能和可靠性的關(guān)鍵步驟。通過使用先進的測試儀器和技術(shù)，工程師們能夠更準確地評估設(shè)備的性能，并快速解決潛在問題，確保系統(tǒng)的順利運行和符合標準規(guī)范。