【PSIJ測試應(yīng)用方案】探索PSIJ之謎—由電源引起的高速信號抖動

PSIJ，那是一場無聲的風(fēng)暴

在高速信號傳輸?shù)氖澜缋?，每一個細(xì)微的“波動”都可能引發(fā)巨大的影響。而如今，一個隱匿的“殺手”正悄然威脅著高速信號的穩(wěn)定性——那就是電源引起的高速信號抖動PSIJ（Power Supply Induced Jitter）。這個看似陌生的術(shù)語，卻在電子領(lǐng)域掀起了一場無聲的風(fēng)暴。當(dāng)高速信號供電電源受到挑戰(zhàn)，高速信號便如同在波濤洶涌的大海中航行的船只，搖擺不定，失去了精準(zhǔn)的方向。

PSIJ（Power Supply Induced Jitter）是指由電源因素導(dǎo)致的信號中抖動。這種抖動可能導(dǎo)致信號失真、數(shù)據(jù)傳輸錯誤，甚至影響整個系統(tǒng)的可靠性和性能。如圖1示，顯示一高速總線信號(HSS)受到其供電電源(Power Supply)的影響，其高速信號速率變化的規(guī)律與Power Supply存在一定的關(guān)聯(lián)性，眼圖分析也存在一定的抖動(Jitter)。

圖1. 高速總線信號(HSS)受到其供電電源(Power Supply)的影響示意圖

PSIJ測試的重要性

想象一下，無論是在通信領(lǐng)域的精準(zhǔn)數(shù)據(jù)傳輸，還是醫(yī)療設(shè)備中的精準(zhǔn)控制，亦或是工業(yè)自動化中高效、高速的數(shù)據(jù)傳輸中，如果由于PSIJ的存在導(dǎo)致高速信號關(guān)鍵信息出現(xiàn)延遲甚至丟失，整個系統(tǒng)的性能將會大打折扣。

在現(xiàn)今高速率信號傳輸應(yīng)用場景中：為減少損耗與串?dāng)_、提高芯片效能，供電電壓逐漸降低，如圖2顯示用于內(nèi)存與CPU高速數(shù)據(jù)傳輸?shù)腄DR速率與供電電壓的發(fā)展趨勢：

圖2. 高速總線信號速率與供電電壓趨勢圖（DDR）

當(dāng)然隨著速率的提高，供電電壓越來越低，對電源質(zhì)量的要求也越來越高，電源信號的微小波動都可能對系統(tǒng)性能產(chǎn)生重大影響。同時，也有為滿足不同高速總線的供電電壓要求，更好地平衡功耗和性能，供電系統(tǒng)會引入多電壓域設(shè)計，如圖3示：

圖3. 多電源軌對各負(fù)載點(diǎn)(POL)的影響示意圖

這種多電壓域設(shè)計策略雖然帶來了諸多優(yōu)勢，但也對現(xiàn)代高速信號產(chǎn)生了一系列顯著的影響，多電壓域使得系統(tǒng)的電源管理變得更為復(fù)雜。不同電壓域之間的切換和協(xié)同工作需要精確的控制和協(xié)調(diào)。若控制不當(dāng)，可能會引起瞬間的電壓跌落或過沖，這可能導(dǎo)致對高速信號信號時序的偏差，甚至引發(fā)系統(tǒng)的錯誤操作。同時多電壓轉(zhuǎn)換的需求，從而引入了電源噪聲和電壓波動。這些噪聲和波動可能會干擾高速信號的完整性，導(dǎo)致信號失真、抖動增加，從而影響數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和可靠性。

鑒于如上現(xiàn)實(shí)情況，對高速信號電源質(zhì)量的準(zhǔn)確分析方法就越來越重要，如果能夠同時分析這兩類信號的完整性，則會更清楚地了解電路的實(shí)際行為、實(shí)現(xiàn)最佳可能性能并優(yōu)化設(shè)計真正存在的利潤空間。但別怕，泰克已經(jīng)深入研究了PSIJ的本質(zhì)，掌握了它的規(guī)律。通過先進(jìn)的技術(shù)和創(chuàng)新的解決方案，我們能夠有效地分析PSIJ，為您的高速信號傳輸保駕護(hù)航。讓PSIJ不再成為高速信號穩(wěn)定傳輸?shù)缆飞系慕O腳石！

PSIJ測試方案推薦配置

使用泰克低本底噪聲及高分辨率的示波器測試系統(tǒng)，搭配使用示波器抖動抑制技術(shù)的DPM（數(shù)字電源管理）功能做電源與高速總線信號同步測試分析即可快速量化出由電源引起的高速信號抖動等參數(shù)。為信號質(zhì)量優(yōu)化提供直接數(shù)據(jù)參考。

圖4. 泰克DPM數(shù)字電源管理應(yīng)用方案