芯和半導(dǎo)體：國產(chǎn)EDA一定要有自己的獨特優(yōu)勢

一年一度的ICCAD不僅是集成電路設(shè)計公司的聚會，更是國產(chǎn)EDA公司集體展示自身技術(shù)實力和研發(fā)成果的舞臺。作為IC產(chǎn)業(yè)鏈條中相對較薄弱的一環(huán)，國產(chǎn)EDA與驗證仿真相關(guān)企業(yè)的數(shù)量在過去幾年爆發(fā)式增長，讓國產(chǎn)EDA成為整個IC產(chǎn)業(yè)鏈最活躍的一環(huán)。

在ICCAD2024現(xiàn)場，多家國產(chǎn)EDA企業(yè)亮相并介紹各自取得的技術(shù)突破和設(shè)計新服務(wù)內(nèi)容，鴻芯微納首席技術(shù)官、聯(lián)合創(chuàng)始人王宇成，芯華章首席市場戰(zhàn)略官謝仲輝，芯和半導(dǎo)體創(chuàng)始人、總裁代文亮，思爾芯副總裁陳英仁，國微芯首席產(chǎn)品科學(xué)家顧征宙，芯行紀銷售副總裁孫曉輝，巨霖科技創(chuàng)始人兼董事長孫家鑫，速石信息首席技術(shù)官張大成，芯啟源集團副總裁兼董事會秘書廖鼎鑫，芯易薈研發(fā)副總裁石賢帥等從不同的角度，為與會的設(shè)計企業(yè)帶來了覆蓋EDA全鏈路的國產(chǎn)設(shè)計解決方案。

作為一家擁有超過15年歷史的本土EDA企業(yè)，芯和半導(dǎo)體提供覆蓋芯片、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案，確保設(shè)計團隊能夠在整個產(chǎn)品開發(fā)過程中保持高度的一致性和優(yōu)化。芯和半導(dǎo)體總裁代文亮介紹，公司圍繞“集成系統(tǒng)設(shè)計”進行技術(shù)和產(chǎn)品的戰(zhàn)略布局，開發(fā)由AI人工智能技術(shù)加持的多物理引擎技術(shù)，以“仿真驅(qū)動設(shè)計”的理念，提供從芯片、封裝、模組、PCB板級、互連到整機系統(tǒng)的全棧集成系統(tǒng)級EDA解決方案，實現(xiàn)系統(tǒng)內(nèi)各種芯片及硬件的高速高頻互連，以智能聯(lián)接智能。。這種技術(shù)特點確保了產(chǎn)品在設(shè)計階段的性能和可靠性，減少了后續(xù)生產(chǎn)過程中的風險和成本。芯和半導(dǎo)體擁有多種自主創(chuàng)新的電磁、電路、電熱、應(yīng)力等多物理場仿真技術(shù)以及智能的網(wǎng)格技術(shù)。這些技術(shù)不僅支持從納米到厘米級的多尺度仿真需求，以支撐AI芯片、封裝和智算系統(tǒng)的完整覆蓋.

   Chiplet先進封裝與高速高頻互連EDA工具是芯和半導(dǎo)體進入EDA領(lǐng)域的兩個重點發(fā)展方向。面向高速高頻互連設(shè)計，芯和半導(dǎo)體不斷推出創(chuàng)新技術(shù)和平臺，如適用于芯片、封裝、電路板、線纜、連接器和天線等任意3D結(jié)構(gòu)的全系電磁仿真平臺Hermes，高速高頻設(shè)計中封裝和板級的SI/PI協(xié)同分析、拓撲提取及電-熱-應(yīng)力聯(lián)合分析平臺Notus，針對信號完整性的時域和頻域全鏈路的通用驗證平臺ChannelExpert等。芯和半導(dǎo)體在射頻領(lǐng)域擁有針對芯片-封裝-模組-PCB的射頻系統(tǒng)設(shè)計平臺XDS，支持基于PDK驅(qū)動的場路聯(lián)合仿真流程，內(nèi)嵌基于矩量法的三維全波快速電磁仿真引擎，支持從芯片到封裝的跨尺度仿真，并內(nèi)嵌XSPICE射頻電路仿真引擎，支持DC OP、AC和調(diào)諧優(yōu)化等仿真。憑借在這射頻方面的技術(shù)積累，芯和半導(dǎo)體榮獲2023年度國家科技進步獎一等獎。談及此次獲獎的項目，代文亮博士介紹，該項目的核心就是信號傳輸速率越來越高帶來了芯片內(nèi)的信號干擾，而如何降低信號電磁干擾帶來的傳輸損耗就是這個項目重點要解決的問題。

Chiplet先進封裝EDA是芯和半導(dǎo)體另一個領(lǐng)先的技術(shù)方向，公司從2012年就進入到系統(tǒng)級封裝SiP的EDA設(shè)計領(lǐng)域，一直保持著對先進封裝設(shè)計仿真的關(guān)注。據(jù)了解，芯和半導(dǎo)體在2021年全球首發(fā)的3DIC Chiplet 先進封裝系統(tǒng)設(shè)計分析全流程EDA平臺，已被全球多家頂尖芯片設(shè)計公司廣泛采納，用于設(shè)計下一代面向人工智能、數(shù)據(jù)中心、汽車電子和AR/VR市場的高性能計算芯片，包括CPU/GPU/NPU等，有力推動和完善了國內(nèi)Chiplet產(chǎn)業(yè)鏈的生態(tài)建設(shè)。舉例來說，專為2.5D、3DIC先進封裝而設(shè)計的系統(tǒng)級SI/PI仿真平臺Metis，可以輕松實現(xiàn)基于Interposer和傳輸線模板的參數(shù)化前仿真功能，并支持面向2.5D和3DIC封裝的SI/PI和電路聯(lián)合分析流程。Metis 2024版本新開發(fā)了System SI高速電路仿真流程，內(nèi)嵌XSPICE電路仿真引擎，便于用戶直接評估HBM設(shè)計是否滿足時域指標要求。

談及擺脫路徑依賴，代文亮博士認為這是國產(chǎn)EDA工具的一個機遇。先進封裝是國產(chǎn)半導(dǎo)體設(shè)計的一個機會，要從協(xié)議標準和通信傳輸?shù)确矫孀鲈瓌?chuàng)設(shè)計來提升國產(chǎn)芯片的性能表現(xiàn)。既然工藝方面遇到一些限制，就要想辦法在設(shè)計理念方面進行一些革新，比如業(yè)界過去都在談DTCO（設(shè)計工藝協(xié)同優(yōu)化），那么現(xiàn)在需要考慮升級到STCO（系統(tǒng)技術(shù)協(xié)同優(yōu)化），從系統(tǒng)級架構(gòu)如傳輸、通信等方面去對設(shè)計進行優(yōu)化，也許是一條提升IC性能的新路徑?；贑hiplet這種結(jié)構(gòu)，可以把更多功能的單元集成在一起，通過適當把芯片尺寸做大一點，如果能把散熱問題解決好，能一定程度擺脫對先進工藝的依賴性。最關(guān)鍵的，代文亮博士強調(diào)，國產(chǎn)EDA廠商一定要構(gòu)建自己的獨特優(yōu)勢和差異化特色，不能一味照搬、國產(chǎn)替代而是要緊跟技術(shù)發(fā)展的趨勢尋找市場機遇，比如以前做EDA的廠商不會考慮液冷風冷等設(shè)計，但現(xiàn)在的AI大芯片都開始用液冷設(shè)計，那么如何抓住這種市場新需求，提供獨特的設(shè)計工具和設(shè)計流程，才能更好地助力國產(chǎn)芯片實現(xiàn)性能方面的追趕。