異質(zhì)異構(gòu)Chiplet正成為后摩爾時(shí)代AI海量數(shù)據(jù)處理的重要技術(shù)路線之一，正引起整個(gè)半導(dǎo)體行業(yè)的廣泛關(guān)注，但這種方法要真正實(shí)現(xiàn)商業(yè)化，仍有賴于通用標(biāo)準(zhǔn)協(xié)議、3D建模技術(shù)和方法等。然而，以拓展摩爾定律為標(biāo)注的模擬類比芯片技術(shù)，在非尺寸依賴追求應(yīng)用多樣性、多功能特點(diǎn)的現(xiàn)實(shí)需求，正在推動(dòng)不同半導(dǎo)體材料的異質(zhì)集成研究。

為此，復(fù)旦大學(xué)微電子學(xué)院張衛(wèi)教授、江南大學(xué)集成電路學(xué)院黃偉教授合作開展了Si CMOS+GaN單片異質(zhì)集成的創(chuàng)新研究，并在近期國(guó)內(nèi)重要會(huì)議上進(jìn)行報(bào)道。復(fù)旦大學(xué)微電子學(xué)院研究生杜文張、何漢釗、范文琪等同學(xué)承擔(dān)了相關(guān)研究工作。

前 言

氮化鎵（GaN）憑借其遠(yuǎn)超硅（Si）的高功率密度和效率優(yōu)勢(shì)，基于高達(dá) 537 的巴利加優(yōu)值（相較于 Si 的 1），已然成為人工智能 GPU 和 CPU 供電的核心關(guān)鍵技術(shù)，在半導(dǎo)體領(lǐng)域備受矚目。然而，當(dāng)下 GaN 集成技術(shù)仍存在諸多局限。一方面，GaN HEMT 僅能作為 N 型晶體管運(yùn)行，致使器件功能多樣性匱乏，難以充分滿足復(fù)雜的集成電路設(shè)計(jì)需求；另一方面，在電源應(yīng)用場(chǎng)景中，由于所有 GaN HEMT 均生長(zhǎng)于同一 Si 襯底，缺乏有效的電壓隔離措施，高低壓器件兼容性問題嚴(yán)峻，極大限制了其應(yīng)用拓展。

為化解 GaN 功率集成困境，業(yè)界將目光聚焦于晶圓到晶圓鍵合（即異構(gòu)轉(zhuǎn)移、異構(gòu)鍵合）技術(shù)，該技術(shù)作為小芯片 UCIe 標(biāo)準(zhǔn)的關(guān)鍵環(huán)節(jié)，成為實(shí)現(xiàn) 3D 集成最直接有效的路徑之一。H.W. Then[1]等人開創(chuàng)性地在 Si (111) 襯底上，通過層轉(zhuǎn)移和鍵合氧化物隔離技術(shù)，成功實(shí)現(xiàn)了 Si PMOS 晶體管（頂部層間電介質(zhì)）堆疊于 GaN NMOS 晶體管（底部層間電介質(zhì)）的 300mm 3D 順序單片集成，大幅提升了數(shù)字信號(hào)處理中的射頻開關(guān)優(yōu)值。但此方案存在固有缺陷，多層間大量的互連金屬線在高頻運(yùn)行時(shí)，不僅顯著降低開關(guān)頻率，還會(huì)大幅增加寄生損耗；此外，底層的有源器件承受巨大垂直應(yīng)力，而 GaN 材料對(duì)該應(yīng)力極為敏感，致使器件失效風(fēng)險(xiǎn)急劇攀升。

鑒于此，作為材料定義系統(tǒng)中的顛覆性技術(shù)，GaN HEMT 與 Si CMOS 的異質(zhì)集成應(yīng)運(yùn)而生，旨在攻克 RC 寄生效應(yīng)及復(fù)雜應(yīng)力機(jī)制難題，尤其聚焦于 GaN 集成電路設(shè)計(jì)創(chuàng)新。W.E. Hoke [2]團(tuán)隊(duì)曾提出 GaN 和 SOI CMOS 的異質(zhì)集成方案，借助低溫 GaN 分子束外延（MBE）生長(zhǎng)技術(shù)，有效降低高溫工藝對(duì) Si 器件的不良影響，并在高速 ADC 的高增益放大電路中，初步實(shí)現(xiàn)晶體管電路級(jí)別的相關(guān)功能。J. Ren 等人則另辟蹊徑，開發(fā)出高壓 GaN HEMT 與低壓 Si MOSFET 異構(gòu)集成的共源共柵結(jié)構(gòu)，顯著削減了兩者離散器件間互連的寄生效應(yīng)。但該方案需對(duì)整個(gè)異質(zhì)集成工藝進(jìn)行大幅調(diào)整，如特意將 CMOS 源漏（S/D）摻雜工藝推遲至 GaN 外延工藝之后，以最大程度降低高溫過程中 PN 結(jié)深度及摻雜分布的波動(dòng)。

面對(duì)上述異質(zhì)集成瓶頸，本研究率先針對(duì) 6 英寸Si (111)外延片上開展 GaN/CMOS 集成電路（涵蓋 5V CMOS、20V CMOS、GaN HEMT 等關(guān)鍵部件）研究，力求在嚴(yán)格遵循 Si 和 GaN 工藝潔凈度標(biāo)準(zhǔn)的前提下，全力滿足集成電路集成應(yīng)用的嚴(yán)苛要求。在此過程中，重點(diǎn)聚焦于幾大核心難題：高質(zhì)量圖形化 GaN 外延生長(zhǎng)技術(shù)攻關(guān)、材料與器件多物理場(chǎng)耦合建模、平臺(tái)化工藝及器件創(chuàng)新研發(fā)等。

以下為論文介紹：

一、平臺(tái)化工藝

本研究基于 6 英寸 As 摻雜的硅 <111> 襯底的n 型外延片開發(fā)異質(zhì)集成晶圓研究工作，該外延適配 GaN 外延生長(zhǎng)需求。依據(jù)半導(dǎo)體工藝嚴(yán)苛的潔凈度準(zhǔn)則以及集成電路對(duì)多樣化器件功能的迫切訴求，將精心構(gòu)建的 Si CMOS/GaN 1P2M 異質(zhì)集成平臺(tái)工藝巧妙拆解為三大核心模塊：Si 工藝模塊（Module 1），專注于實(shí)現(xiàn)邏輯控制、電路保護(hù)及高壓驅(qū)動(dòng)等基礎(chǔ)功能；GaN 外延工藝模塊（Module 2），全力打造高質(zhì)量選擇性 AlGaN/GaN 外延層，為后續(xù)平臺(tái)化工藝筑牢根基；GaN 工藝模塊（Module 3），旨在實(shí)現(xiàn)高壓 GaN HEMT 器件制備及全流程集成優(yōu)化。歷經(jīng)重重挑戰(zhàn)，最終制備出系列平臺(tái)化器件，涵蓋 5V/20V 高低壓 CMOS 及 GaN HEMT，全面滿足異質(zhì)集成電路集成需求。

Fig. 1.1. Cross section of Platformed device.

Fig. 1.2. Heterogeneous integrated GaN HEMT - Si CMOS (a) Layout image of one cell. The green areas are GaN HEMTs; the other areas are Si CMOS (b) 4~6-inch wafer image.

在整個(gè)異質(zhì)集成工藝推進(jìn)過程中，兩大關(guān)鍵學(xué)術(shù)及工程技術(shù)難題亟待攻克：其一，全力攻克 Si CMOS 與 GaN 器件間的工藝兼容性難題，實(shí)現(xiàn)高效功率集成；其二，深入剖析 Module 2 中 GaN 外延材料應(yīng)力對(duì) Si CMOS 器件性能的潛在影響，創(chuàng)新性地提出應(yīng)力誘導(dǎo) Si 晶格畸變模型，并對(duì)晶格應(yīng)力作用下溝道區(qū)域載流子遷移率模型展開深度挖掘與解析。

二、 平臺(tái)化器件

為嚴(yán)謹(jǐn)驗(yàn)證 GaN 與 Si CMOS 單晶圓集成的可行性，研究團(tuán)隊(duì)對(duì)所有器件展開全面電氣性能測(cè)試。從圖 3.1 (a) 所示的典型 PMOS 轉(zhuǎn)移特性曲線中清晰可見，其閾值電壓精準(zhǔn)穩(wěn)定在 -0.7 V 左右，導(dǎo)通態(tài)電流密度Ion高達(dá) 2.5 mA/mm，展現(xiàn)出卓越的電學(xué)性能。與此同時(shí)，圖 3.1 (b) 直觀呈現(xiàn)出 20 V 和 5 V PMOS 器件（尺寸為 40×100μm）的微觀圖像及輸出特性曲線，為深入研究其工作機(jī)制提供了詳實(shí)數(shù)據(jù)支撐。借助專業(yè)的 TCAD 模擬技術(shù)，進(jìn)一步繪制出高低壓 PMOS 在導(dǎo)通及關(guān)斷狀態(tài)下的電場(chǎng)分布圖（如圖 3.2 所示），猶如精準(zhǔn)導(dǎo)航圖，為后續(xù)高壓器件設(shè)計(jì)優(yōu)化指明方向，助力工程師們精準(zhǔn)定位改進(jìn)關(guān)鍵點(diǎn)。

Fig. 2.1.transfer characteristics of (a) 20V PMOS, (b) the image of 20 V and 5 V PMOS, output characteristics of (c) 20 V PMOS and (d) 5 V PMOS.

體 PN 二極管與雙極結(jié)型晶體管（BJT）作為高性能模擬電路的關(guān)鍵基石，其性能表現(xiàn)同樣至關(guān)重要。從圖 2.2 展示的 PN 二極管 I-V 特性曲線可知，其正向電壓（VF）約為 0.72V，且通過 Sentaurus T-CAD 模擬器精準(zhǔn)揭示出摻雜濃度分布細(xì)節(jié)，為工藝優(yōu)化提供關(guān)鍵線索。而圖 2.3 呈現(xiàn)的 PNP 和 NPN 晶體管的 Gummel 曲線，則以直觀的數(shù)據(jù)走勢(shì)有力證明了兩類 BJT 均具備高電流增益特性，經(jīng)精確提取計(jì)算，其平均 β 值分別達(dá) 260 和 300，彰顯出在模擬電路應(yīng)用中的巨大潛力。

Fig. 2.2.(a) I-V characteristics of the Bulk PN diode, (b) The doping concentration distribution from Sentaurus T-CAD Simulator.

Fig. 2.3. (a) Gummel curve of pnp transistor, (b) Gummel curve of npn transistor.

圖 2.4 聚焦于選擇性生長(zhǎng)的、厚度約 3 μm 的 GaN 外延層上制備的柵寬為 (2×50)μm 的 HEMT 器件，詳細(xì)展示其輸出及轉(zhuǎn)移特性曲線。令人矚目的是，該器件在 VGS = 4.0V 時(shí)，最大漏極電流飆升至 700 mA/mm，充分展現(xiàn)出高電流密度承載能力；其閾值電壓（VTH）精準(zhǔn)定位在 -3V（定義于 IDS = 1 mA/mm 處），且比導(dǎo)通電阻（Ron,sp）低至 9.26 mΩ?cm2，各項(xiàng)關(guān)鍵指標(biāo)全面超越傳統(tǒng) Si 功率器件，標(biāo)志著 GaN 基功率器件性能的重大飛躍。

Fig. 2.4. output and transfer characteristics of the HEMT with a gate width of (2×50) μm.

三、多晶GaN材料應(yīng)力與Si MOS的多物理場(chǎng)耦合

在 GaN/Si CMOS 單片異質(zhì)集成這一復(fù)雜精妙的系統(tǒng)中，應(yīng)力因素宛如一把雙刃劍，其影響深遠(yuǎn)且微妙，深刻左右著不同器件在該特殊環(huán)境下的物理機(jī)制表現(xiàn)，堪稱理解整個(gè)系統(tǒng)運(yùn)行奧秘的關(guān)鍵密碼。

為從理論根源深度剖析該系統(tǒng)應(yīng)力分布規(guī)律及其對(duì)器件性能的內(nèi)在作用機(jī)制，研究團(tuán)隊(duì)傾盡全力構(gòu)建出一套專門針對(duì)工藝過程中外延誘生的多晶氮化物層對(duì) Si PMOS 器件影響的應(yīng)力生成分析模型。該模型架構(gòu)精巧，由應(yīng)力生成模型、應(yīng)力分析模型緊密交織而成，兩者相輔相成，其內(nèi)在關(guān)聯(lián)邏輯在圖 3.1 (a) 中得以清晰呈現(xiàn)，為后續(xù)深入研究鋪就堅(jiān)實(shí)理論基石。

通過圖 3.1 (b) 可直觀看出不同情形下溝道方向應(yīng)力分布差異，對(duì)比常規(guī)器件、本研究器件以及無氮化物覆蓋的本研究器件三種場(chǎng)景，恰似一場(chǎng)微觀應(yīng)力世界的 “對(duì)比實(shí)驗(yàn)”。由于氮化物與體硅之間存在顯著熱失配和晶格失配，生長(zhǎng)于硅表面的氮化物在綜合考慮上述各類應(yīng)變時(shí)，會(huì)不可避免地產(chǎn)生不可小覷的應(yīng)力，并迅速向下傳遞至底層體硅器件，如同漣漪擴(kuò)散般精準(zhǔn)影響到 PMOS 溝道內(nèi)的電子傳輸特性。當(dāng)去除氮化物覆蓋后，本研究器件與常規(guī)器件表現(xiàn)出高度相似性；而一旦引入氮化物工藝，PMOS 溝道方向即刻產(chǎn)生強(qiáng)大拉伸應(yīng)力，如同給器件性能施加強(qiáng)力 “催化劑”，對(duì) PMOS 輸出特性產(chǎn)生深遠(yuǎn)影響，這一理論分析結(jié)果與實(shí)際氮化物作用效果高度吻合，強(qiáng)有力地印證了氮化物應(yīng)變分析在該單片異質(zhì)集成系統(tǒng)中對(duì)體硅 PMOS 器件研究的關(guān)鍵重要性。

在成功搭建應(yīng)力生成模型之后，緊接著需深度解密應(yīng)力影響器件性能的微觀機(jī)制。圖 3.1 (a) 右側(cè)的模型示意圖宛如精密機(jī)械鐘表內(nèi)部構(gòu)造圖，清晰呈現(xiàn)出這一復(fù)雜過程。總體而言，借助經(jīng)典的 k-p 微擾法精準(zhǔn)量化應(yīng)力對(duì) MOS 器件的作用效果。首先，精心構(gòu)建體硅價(jià)帶在常態(tài)下的 E-k 關(guān)系模型，宛如繪制出微觀世界的能量 “地圖”；隨后巧妙引入應(yīng)變生成的形變勢(shì)場(chǎng)，精準(zhǔn)添加應(yīng)變哈密頓量，成功搭建應(yīng)力作用下全新的 E-k 關(guān)系模型，為后續(xù)參數(shù)計(jì)算筑牢根基?；诖讼冗M(jìn)模型，精準(zhǔn)獲取價(jià)帶頂能級(jí)分裂能、空穴有效質(zhì)量等關(guān)鍵參數(shù)，并將聲學(xué)聲子散射、谷間散射、電離雜質(zhì)散射等相關(guān)散射機(jī)制納入考量范疇，全方位構(gòu)建起硅中空穴遷移率與應(yīng)力關(guān)系的精準(zhǔn)數(shù)學(xué)模型。

Fig. 3.1.(a) Schematic of the analysis model, (b) the stresses in the channel direction for three different cases.

結(jié)論

綜上所述，本創(chuàng)新性平臺(tái)成功匯聚一系列高性能平臺(tái)化器件，涵蓋集成 Si - CMOS、PN 二極管、BJT 以及 GaN HEMT 等多元關(guān)鍵組件。通過對(duì)完整芯片工藝全方位優(yōu)化打磨，如同雕琢璞玉般精心挖掘 Si 和 GaN 工藝獨(dú)特優(yōu)勢(shì)，使其相互輝映、相得益彰，實(shí)現(xiàn)了 1 + 1 > 2 的協(xié)同效應(yīng)。更為關(guān)鍵的是，本研究開創(chuàng)性地達(dá)成 GaN/Si CMOS 單片異質(zhì)集成可行性的初步驗(yàn)證，為異質(zhì)異構(gòu)、異質(zhì)集成如何協(xié)同發(fā)展和建立相應(yīng)的生態(tài)鏈提供有益的探索。