基于USB的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與研究

3．1 USB控制器外圍電路設(shè)計(jì)

USB控制器及其外圍電路組成了系統(tǒng)的數(shù)據(jù)讀取和傳輸模塊，這部分主要負(fù)責(zé)讀取和傳輸ADC轉(zhuǎn)換后的數(shù)據(jù)，并負(fù)責(zé)與PC機(jī)的通信，從而完成這個(gè)系統(tǒng)的功能。由于CY7C68013把多重功能都集成到一個(gè)片子上，所以外部電路顯得不是很復(fù)雜，與一般的電路比較，減少了電路復(fù)雜的外部數(shù)據(jù)線和信號(hào)線的連接，有利于提高整個(gè)系統(tǒng)的可靠性［4］。LISB控制器部分外圍電路原理圖如圖2所示。

CY7C68013用自己的片內(nèi)晶振電路和一個(gè)外部24 MHz晶振組成系統(tǒng)的時(shí)鐘電路。他有一個(gè)片內(nèi)鎖相環(huán)(PLL)電路，利用PLL可以把24 MHz振蕩器頻率倍頻至480 MHz供收發(fā)器使用。內(nèi)部計(jì)數(shù)器把24 MHz的頻率分頻為內(nèi)部8051需要的默認(rèn)的12 MHz的時(shí)鐘頻率。XTALIN和XTALOUT分別為晶振的輸入和輸出引腳，分別與晶振相連，同時(shí)，晶振的兩個(gè)引腳分別通過一個(gè)20～33 pF的負(fù)載電容接地。DMINUS和DPLUS為USB的D+，D一信號(hào)線，分別和LISB連接器的相應(yīng)引腳相接。LJSB連接器上的VBUS和GND為總線電源線，整個(gè)系統(tǒng)的所需要的各種電壓都是通過該電源轉(zhuǎn)換而得到。SCL和SDA分別為I2C總線的時(shí)鐘線和數(shù)據(jù)線，在本設(shè)計(jì)中，系統(tǒng)的固件程序采取從主機(jī)下載的方法。因此，這里無需連接外部E2PROM，這兩個(gè)引腳要分別通過一個(gè)2．2 Ω的電阻連接到電源引腳VCC上。RESERVED引腳為芯片的保留引腳，通過一個(gè)2．2 Ω接地。

RESET引腳為芯片的復(fù)位引腳。該引腳有一個(gè)滯后作用并且低電平有效。因?yàn)閮?nèi)部鎖相環(huán)在VCC升至3．3 V后大約200 μs保持穩(wěn)定，所以，RESET引腳所連接的外部RC網(wǎng)絡(luò)要取適當(dāng)?shù)闹祦頋M足這個(gè)需要，典型的取值為：R-100 kΩ，C=0．1μF。wAKEUP為喚醒引腳，在805l和芯片的其他部分為低功耗狀態(tài)時(shí)，USB系統(tǒng)掛起，PLL和晶振停止工作，當(dāng)外部邏輯觸發(fā)wAKEUP，晶振重新工作之后，PLL趨于穩(wěn)定，同時(shí)，8051也會(huì)收到一個(gè)喚醒中斷。RDY0，CTLO，CTL1引腳分別和對(duì)應(yīng)ADC及其外圍電路的接口相連，F(xiàn)D[15：0]分別和ADC的對(duì)應(yīng)數(shù)據(jù)線連接。

3．2 A／D采樣通道設(shè)計(jì)

本文采用的是CY7C68013的GPIF工作模式，因此直接利用了GPIF的16位并行接口，這樣每次可以按字(2個(gè)8位)讀取數(shù)據(jù)?？紤]到ADC0804的廉價(jià)，并且省去了連接多路選擇器和其相關(guān)的控制接口電路等因素，提高系統(tǒng)的可靠性，利用2片AI)C0804同時(shí)與GPIF接口相連接，避免了利用多路開關(guān)時(shí)的所需的轉(zhuǎn)換時(shí)間m56,在程序部分，也省去了選擇模擬信號(hào)通道部分。

3．3 電源電路設(shè)計(jì)

在本設(shè)計(jì)中，需要3種大小不同的供電電源，除了ADC0804需要的+5 V供電電源外，還有CY7C68013需要的+3．3 V的供電電源，模數(shù)轉(zhuǎn)換器ADC0804需要的+2．5 V的基準(zhǔn)電壓電源。由于整個(gè)系統(tǒng)可以使用總線電源供電，不需要外加電源，因此需要把+5 V的總線電源轉(zhuǎn)換為系統(tǒng)各個(gè)部分所需的電源。+3．3 V電源是CY7C68013所需芯片供電電壓。設(shè)計(jì)中，選用的是MAxIM公司的電源轉(zhuǎn)換芯片MAX882n 0，連接電路如圖3所示。