基于FT245BM和FPGA的USB接口設(shè)計
加入技術(shù)交流群
摘要介紹了USB協(xié)議芯片FT245BM的工作原理，設(shè)計了FT245BM與FPGA的接口電路，給出了FPGA發(fā)送和接收數(shù)據(jù)幀狀態(tài)機的Verilog語言的描述，并介紹了PC機軟件的設(shè)計方法。該電路被成功地應(yīng)用到光纖陀螺多路測試系統(tǒng)中，簡化了電路設(shè)計，提高了測試效率。該設(shè)計具有很強的通用性。
關(guān)鍵字通用串行總線（USB）FT245BMFPGA狀態(tài)機
一、引言
USB總線因其傳輸速度快、占用資源少以及真正的即插即用等諸多優(yōu)點，受到了廣大開發(fā)者的青睞，已經(jīng)成為很多計算機設(shè)備的一種基本配置。目前被廣泛采用的USB設(shè)備開發(fā)方案主要有以下兩種（1）利用USB設(shè)備端接口芯片加微控制器結(jié)構(gòu)。如國內(nèi)用的比較多的Philips公司的PDIUSBD12/ISP1581等。（2）采用USB單片機。采用這兩種方案要求開發(fā)者徹底理解USB協(xié)議的細節(jié)，并編寫出固件程序。固件的運行要占用微控制器的時間和空間資源，實際通信效率不會很高。也有人用FPGA實現(xiàn)固件的功能，但這種方案開發(fā)和調(diào)試的難度很大。本人在實際工作中用FPGA外部直接連接一片USB協(xié)議芯片F(xiàn)T245BM，實現(xiàn)了FPGA與PC機的USB通信，該方法不用微控制器，減少了元器件的個數(shù)，并且占用FPGA資源很少，F(xiàn)PGA仍然可以實現(xiàn)其他邏輯功能，系統(tǒng)設(shè)計的靈活性很大。
二、FT245BM簡介
FT245BM由FTDI （Future Technology Devices Int. Ltd.）公司推出，該芯片的主要功能是進行USB和并行I/O口之間的協(xié)議轉(zhuǎn)換。芯片一方面可從主機通過USB串行總線接收數(shù)據(jù)，并將其轉(zhuǎn)換為并行I/O口的數(shù)據(jù)流格式發(fā)送給外設(shè)；另一方面外設(shè)可通過并行I/O口將數(shù)據(jù)轉(zhuǎn)換為USB串行數(shù)據(jù)格式傳回主機。中間的轉(zhuǎn)換工作全部由芯片自動完成，開發(fā)者無須考慮固件的設(shè)計。該芯片提供了通用的并行I/O口方便與微控制器、FPGA或其他外設(shè)接口。在PC機端安裝了FTDI公司提供的驅(qū)動程序，只需熟悉簡單的VB、VC編程，就可很容易地進行上位機軟件開發(fā)。
關(guān)于FT245BM的內(nèi)部結(jié)構(gòu)及詳細地引腳介紹讀者可以參考其他相關(guān)資料，在此僅對與本設(shè)計相關(guān)的內(nèi)容作一個介紹。FT245BM內(nèi)含兩個FIFO數(shù)據(jù)緩沖區(qū)，一個是128字節(jié)的接收緩沖區(qū)，另一個是384字節(jié)的發(fā)送緩沖區(qū)。它們用作USB數(shù)據(jù)與并行I/O口數(shù)據(jù)的交換緩沖區(qū)。FIFO實現(xiàn)與外界（微控制器、FPGA或其它器件）的接口，主要通過8根數(shù)據(jù)線D0~D7、讀寫控制線RD#和WR#以及FIFO發(fā)送緩沖區(qū)空標志TXE#和FIFO接收緩沖區(qū)非空標志RXF#來完成數(shù)據(jù)交互。TXE#為低表示當前FIFO發(fā)送緩沖區(qū)為空，為高表示當前FIFO發(fā)送緩沖區(qū)滿或者正在存儲前一個字節(jié)，禁止向緩沖區(qū)中寫數(shù)據(jù)。RXF#為低表示當前FIFO的接收緩沖區(qū)非空。RD#信號由低變高將從FIFO緩沖區(qū)中讀取數(shù)據(jù)。當RD#變低時將數(shù)據(jù)送到數(shù)據(jù)總線。RXF#為高不能從FIFO讀數(shù)據(jù)。讀寫時序見圖1和圖2。
圖2 寫數(shù)據(jù)時序
三、 FT245BM與FPGA的接口設(shè)計
3.1 硬件電路設(shè)計
圖3是FT245BM的USB與FPGA的接口電路，F(xiàn)PGA選用ALTERA EPF1K50TC-144，其中D0~D7是FT245BM與FPGA交換數(shù)據(jù)的數(shù)據(jù)總線，USB_RD#、USB_WR、USB_TXE#、USB_RXF#是相關(guān)的控制總線。
圖3 FT245BM與FPGA的接口電路
3.2 FPGA收發(fā)狀態(tài)機設(shè)計
下面是用Verilog HDL 描述的FPGA收發(fā)狀態(tài)機，為便于讀者理解FPGA對FT245BM的讀寫過程，本文將接收和發(fā)送狀態(tài)機分開給出。當然在實際應(yīng)用中也可以將接收和發(fā)送操作合成一個狀態(tài)機來實現(xiàn)。
3.2.1 接收狀態(tài)機
接收狀態(tài)機主要功能是查詢USB_RXF引腳的狀態(tài)，當檢測到USB_RXF變低，即可獲知上位機已經(jīng)將數(shù)據(jù)寫入到FT245BM的緩沖區(qū)，然后產(chǎn)生讀控制時序，將FT245BM接收緩沖區(qū)中的數(shù)據(jù)讀入到FPGA的緩沖區(qū)。重復(fù)以上步驟直到將一幀數(shù)據(jù)讀完，然后執(zhí)行相應(yīng)的幀處理操作。下面是用Verilog HDL描述的接收狀態(tài)機。
@always (posedge clk ) /*clk為FPGA工作時鐘。
if(rst USB_RXF==0)
begin
case(Rstate)
Rstate0:
begin
USB_RD=0; /*產(chǎn)生讀信號的下降沿
Rstate=Rstate1;
end
Rstate1:
begin
RframeBuf[Rpointer]=USB_DATA; /*讀FT245BM芯片F(xiàn)IFO的當前字節(jié)
Rstate=Rstate2;
end
Rstate2:
begin
if(Rpointer== FrameLen-1) /*如果已經(jīng)接收到完整的一幀,則轉(zhuǎn)Rstate3,
begin
Rstate=Rstate3;
Rpointer=0;
end
else /*一幀未接收完,轉(zhuǎn)Rstate0繼續(xù)接收
begin
Rstate=Rstate0;
Rpointer=Rpointer+1;
end
USB_RD=1;
end
Rstate3: /*處理收到的幀
begin
Rstate=Rstate0;
/*在此添加處理幀的代碼，本文略*/
end
end
else
begin
Rstate=Rstate0;
USB_RD=1;
End
3.2.2 發(fā)送狀態(tài)機
發(fā)送狀態(tài)機完成的主要功能是將外設(shè)產(chǎn)生的數(shù)據(jù)通過FT245BM和USB總線傳送到PC機。外設(shè)將數(shù)據(jù)準備好后，將發(fā)送允許信號（SendEN）置為有效，當狀態(tài)機檢測到SendEN=1時，即啟動發(fā)送操作。首先狀態(tài)機從外設(shè)的緩沖區(qū)按字節(jié)將待發(fā)送的數(shù)據(jù)讀到FPGA的緩沖區(qū)，并產(chǎn)生寫FT245BM發(fā)送緩沖區(qū)的時序，將數(shù)據(jù)寫到FT245BM發(fā)送緩沖區(qū)。直到將一幀數(shù)據(jù)發(fā)送完畢。下面是FPGA向FT245BM發(fā)送數(shù)據(jù)的狀態(tài)機。
@always (posedge clk ) /*clk為FPGA工作時鐘。
if(rst USB_TXE==0 SendEN==1) /*rst為異步復(fù)位信號, SendEN為發(fā)送允許信號，由給Pc機發(fā)送數(shù)據(jù)的邏輯電路置位，數(shù)據(jù)發(fā)送完成由發(fā)送狀態(tài)機將其清除。
begin
case(Sstate)
Sstate0:
begin
USB_WR=1; /*產(chǎn)生寫信號的上升沿
Sstate=Sstate1;
end
Sstate1:
begin
USB_DATA =SframeBuf[Spointer]; /*寫一個字節(jié)到FIFO，SframeBuf為發(fā)送緩沖區(qū)
Sstate=Sstate2;
end
Sstate2:
begin
if(Spointer == FrameLen-1) /*如果已經(jīng)發(fā)送完一幀,則轉(zhuǎn)Sstate3,
begin
Sstate=Sstate3;
Spointer =0;
end
else /*未完,轉(zhuǎn)Sstate0繼續(xù)發(fā)送
begin
Sstate=Sstate0;
Spointer = Spointer +1;
end
USB_WR=0; /*產(chǎn)生寫usb FIFO信號的下降沿
end
Sstate3:
begin
Sstate=Sstate0;
/*在此添加處理幀發(fā)送完畢的代碼和清除SendEN 信號的代碼，本文略*/
end
end
else
begin
Sstate=Sstate0;
USB_WR=0;
End
限于篇幅，以上狀態(tài)機只給出了幀收發(fā)的基本操作，因為在不同的應(yīng)用場合，幀處理的方法也不相同，所以本文沒有給出幀處理代碼。另外，在實際應(yīng)用時需要注意以下內(nèi)容：由于FPGA讀寫FT245BM共用一組數(shù)據(jù)總線，狀態(tài)機不能同時對FT245BM進行讀寫操作，當所以當兩個狀態(tài)機分開編寫時，為避免沖突需分出讀寫的優(yōu)先級，此時只需對以上狀態(tài)機稍加修改即可。比如當若令讀的優(yōu)先級高，則在寫的狀態(tài)機中將if(rst USB_TXE==0 SendEN==1)語句的條件改為if(rst USB_TXE==0 SendEN==1 USB_RXF==1)即可。寫優(yōu)先級高的情況可以仿照此方法修改。
四、PC機軟件設(shè)計
PC機軟件的設(shè)計有兩種方法：一種是在PC機上安裝一個由FTDI公司免費提供的虛擬串行口VCP（Virtual COM Port）驅(qū)動程序，將USB口虛擬成一個串口，像一個標準的串口那樣進行進行外設(shè)和PC機的通信。可本質(zhì)上所有針對虛擬串口的數(shù)據(jù)通信都是通過USB總線完成的。另外一種方法是利用FTDI公司提供的D2XX驅(qū)動程序，通過調(diào)用驅(qū)動程序的動態(tài)鏈接庫直接訪問USB。由于人們對串口的操作比較熟悉，通常用前一種方法訪問USB。比如，在PC端，應(yīng)用VB對VCP（通常設(shè)置為COM3）進行編程?？梢灾苯討?yīng)用MSComm控件，將MSComm.CommPort置為3，MSComm.Setings置為“9600，n，8，1”（該速率為默認設(shè)置，實際上VCP驅(qū)動程序總是使數(shù)據(jù)以最快速率傳輸）；通過MSComm.PortOpen設(shè)置COM3的開關(guān)狀態(tài)；通過MSComm.Input和MSComm.Output讀入或輸出數(shù)據(jù)。在讀取數(shù)據(jù)時，設(shè)置MSComm.Rthreshold的值為1。只要有數(shù)據(jù)傳到PC機，就立即觸發(fā)MSComm.CommEvent事件，自動讀取COM3的數(shù)據(jù)；而發(fā)送數(shù)據(jù)則可自動或手動發(fā)送，由用戶自己設(shè)置。以上操作與操縱標準的串行口完全一致。
五、結(jié)語
以上狀態(tài)機在MaxPlusII10.2下調(diào)試并下載到FPGA運行通過，軟件在Windows 2000，VB6.0環(huán)境下調(diào)試通過。該電路成功應(yīng)用到光纖陀螺多路測試系統(tǒng)中，實現(xiàn)了同時對4路陀螺信號的同時測試，簡化了電路設(shè)計，提高了測試效率。
參考文獻：
[1] FT245BM data sheet. Future Technology Devices Int. Ltd.
[2] 夏宇聞. Verilog 數(shù)字系統(tǒng)教程[M]. 北京：北京航空航天大學(xué)出版社，2004
[3] 張俊安. 用VB實現(xiàn)windows 9x環(huán)境下的串口通信[J]. 山東煤炭科技, 2000年增刊:73~74
評論