將數(shù)據(jù)轉(zhuǎn)換器IP集成到系統(tǒng)芯片簡化設(shè)計技術(shù)（三）

技術(shù)9：盡量減小電源域轉(zhuǎn)換

　　由于信號沿著時鐘網(wǎng)絡(luò)進展，并在不同的電源域進行轉(zhuǎn)換，信號會受到不同電源的電源噪聲耦合的影響。這會導(dǎo)致抖動增加。因此，時鐘路徑中的所有緩沖器應(yīng)由同一個電源域（無論是源極電源或終極電源）供應(yīng)電源。

　　圖 9是系統(tǒng)芯片內(nèi)時鐘分布網(wǎng)絡(luò)的示例。如圖所示，鎖相環(huán)在vdd2電源域生成時鐘為四個模塊所用，它們是：兩個模擬-數(shù)字轉(zhuǎn)換器（ADC1和ADC2）、一個數(shù)字-模擬轉(zhuǎn)換器和一個通用邏輯塊。在這個圖中，repeater單元由源極電源（鎖相環(huán)buffer，vdd2）或是由終極電源（vddadc1、 vdddac、vddadc2或vddotr）供電。

　　技術(shù)10：將時鐘信號與攻擊信號屏蔽開

　　將時鐘信號與攻擊信號屏蔽開，目的是避免噪聲與時鐘耦合并減少抖動。圖10介紹了一種屏蔽信號的方法。在圖中，信號路徑為M1（藍線），在各個方向與電路中的其他信號屏蔽開。屏蔽層通常與時鐘網(wǎng)絡(luò)相同的接地電位連接。

　　4. 保持電源和接地電源干凈

　　任何模擬電路的電源抑制比（PSRR）都是有限的。電源和接地電源噪聲過大可能影響性能。處理寬帶信號時更是如此，原因是低頻率時抑制比高，但高頻率時抑制比自然會降低。因此，模擬電源應(yīng)保持干凈，并且使用時應(yīng)正確去耦合電容。

　　還有些其他影響，如布線電阻過大可能導(dǎo)致直流（DC）電壓壓降超出數(shù)據(jù)轉(zhuǎn)換器工作范圍，還可能造成交流（AC）電壓響應(yīng)數(shù)據(jù)轉(zhuǎn)換器的自生紋波噪聲變慢，可以采用以下技術(shù)。

技術(shù)11：保持電源和接地布線電阻夠小

　　設(shè)計師應(yīng)遵循數(shù)據(jù)轉(zhuǎn)換器廠商的建議，使電源和接地布線電阻在限制范圍內(nèi)。這些限制的目的是確保數(shù)據(jù)轉(zhuǎn)換器的電流消耗造成的壓降不會使電源電壓超出IP的工作范圍。此外，如前面所解釋的，走線電阻會使自生紋波響應(yīng)變慢。

　　技術(shù)12：使用專用的電源布線

　　集成多個數(shù)據(jù)轉(zhuǎn)換器時，設(shè)計師應(yīng)使用專用電源布線，至少包括IO電源。圖11a解釋了兩個IQ-模擬-數(shù)字轉(zhuǎn)換器情況下的要求。

　　對于pad數(shù)量受限的系統(tǒng)，只要數(shù)據(jù)轉(zhuǎn)換器使用相同的時鐘頻率和相位，多個數(shù)據(jù)轉(zhuǎn)換器就可以共用相同的IO電源（如圖11b所示）。布線必須與I/O電源（采用星形連接）隔離，并保持電源分布對稱。圖11c圖示說明了不正確的電源分布。在這個例子中，電源分布沒有保持對稱，造成性能降低和串擾。

　　結(jié)論