總功耗低于5 mW的12位1 MSPS SAR ADC

作者：時(shí)間：2013-10-16 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

電路功能與優(yōu)勢

圖1中的電路是超低功耗數(shù)據(jù)采集系統(tǒng)，使用了 AD7091R 12位、1 MSPS SAR ADC和 AD8031 運(yùn)算放大器驅(qū)動(dòng)器，電路的總功耗低于5 mW，采用3 V單電源供電。

所選器件的低功耗和小封裝尺寸使得這種組合成為業(yè)界領(lǐng)先的便攜式電池供電系統(tǒng)解決方案，在這種系統(tǒng)中功耗、成本和尺寸極為關(guān)鍵。

當(dāng)V_DD引腳為3 V時(shí)， AD7091R的電源電流典型值僅為350μA，遠(yuǎn)低于目前市場上的任何ADC競爭產(chǎn)品。這意味著典型功耗約為1 mW。

AD8031僅需800μA的電源電流，電源電壓為3 V時(shí)的典型功耗為2.4 mW，在10 kHz模擬輸入信號(hào)下以1 MSPS的速率進(jìn)行采樣時(shí)，系統(tǒng)總功耗低于5 mW。

圖1. 集成驅(qū)動(dòng)器的12位、1 MSPS低功耗ADC

圖1. 集成驅(qū)動(dòng)器的12位、1 MSPS低功耗ADC

電路描述

針對模擬信號(hào)，大多數(shù)SAR ADC需要合適的輸入緩沖器以獲得最佳性能。當(dāng)內(nèi)部采樣保持開關(guān)從保持切換到采樣時(shí)，緩沖器可將信號(hào)源與ADC輸入產(chǎn)生的瞬變相互隔離。驅(qū)動(dòng)ADC的緩沖器必須從該瞬變中恢復(fù)，并在ADC采集時(shí)間之內(nèi)建立至所需精度。這在信號(hào)源具有高阻抗，并且低失真和高信噪比極為關(guān)鍵的應(yīng)用中尤為重要。因此，選擇合適的緩沖器運(yùn)算放大器便成為該設(shè)計(jì)中極為重要的一個(gè)環(huán)節(jié)。

AD7091R是一款12位、快速、超低功耗、單電源供電ADC，集成2.5 V內(nèi)部基準(zhǔn)電壓源。該器件可采用2.7V至5.25V電源供電。AD7091R的吞吐速率可達(dá)1MSPS。當(dāng)輸入信號(hào)為10kHz、采樣速率為1MSPS時(shí)，該器件的總功耗約為2.3 mW。

在無需1MSPS采樣頻率的應(yīng)用中，這一數(shù)字將下降，因?yàn)锳D7091R的功耗與吞吐速率成正比，如表1所示。

可通過降低轉(zhuǎn)換器的吞吐速率而進(jìn)一步降低功耗。表1顯示當(dāng)電源為3 V且器件工作在普通模式下，AD7091R的典型功耗與吞吐速率的關(guān)系。

表1表示激活關(guān)斷模式后可減少的功耗。當(dāng) AD7091R工作在較低的吞吐速率時(shí)，關(guān)斷模式對于大幅度降低電源需求極為有效。

AD7091R采用小型3 mm×2 mm、10引腳LFCSP或3 mm ×5 mm、10引腳MSOP封裝。兩款封裝與同類競爭解決方案相比，大幅度節(jié)省了空間。

AD8031是一款低功耗軌到軌輸入/輸出運(yùn)算放大器，是非常適合 AD7091R的驅(qū)動(dòng)放大器。 AD8031采用2.7V至1 V電源供電，支持通過一個(gè)供電軌驅(qū)動(dòng)兩個(gè)IC。AD8031帶寬為80MHz，壓擺率為30V/μs，達(dá)到0.1%精度的建立時(shí)間為125 ns。

當(dāng)采用單電源工作時(shí)，AD8031的輸出可達(dá)負(fù)供電軌的20mV以內(nèi)。若需要0V輸入下的線性度，則AD8031需要一個(gè)額外的負(fù)電源(參考指南MT-035)。

圖1顯示了簡化電路圖。使用100 nF和10μF陶瓷電容可對IC電源引腳實(shí)現(xiàn)良好的接地去耦。將這些電容放置于盡可能靠近兩個(gè)IC的電源引腳的位置。

切記，該ADC的模擬輸入信號(hào)不能超過供電軌300 mV以上。如果信號(hào)超過此電平，內(nèi)部ESD保護(hù)二極管將呈正偏，并開始向基板內(nèi)傳導(dǎo)電流。二極管的最大導(dǎo)通電流為10 mA，該電流以下不會(huì)導(dǎo)致不可恢復(fù)的器件損壞?？赏ㄟ^在VIN和 AD7091R的電源供電軌之間連接一對肖特基二極管達(dá)到保護(hù)的作用，如指南MT-036中所描述。

AD7091R集成了一個(gè)內(nèi)部2.5 V基準(zhǔn)電壓。針對REF_IN/REF_OUT引腳的良好去耦可達(dá)到指定的性能。REFIN/REFOUT電容的典型值為2.2μF。注意可通過外部加載內(nèi)部基準(zhǔn)電壓。若使用了外部基準(zhǔn)電壓，則該電壓范圍必須為2.7V至VDD，并且必須連接REFIN/REFOUT引腳。調(diào)節(jié)器旁路(REGCAP)去耦電容的典型值為1μF。

施加于V_DRIVE輸入的電壓控制串行接口的邏輯電平電壓。將該引腳連接至邏輯系列的電源電壓，該電源電壓與AD7091R數(shù)字輸出相連。可將V_DRIVE設(shè)為1.8 V至VDD范圍內(nèi)的值。VDRIVE去耦電容的典型值為100nF，與10μF并聯(lián)。若需忙碌指示功能，可在V_DRIVE和SDO引腳之間連接一個(gè)100kΩ的上拉電阻。

用于緩沖AD7091R模擬輸入的AD8031被配置成一個(gè)單位增益緩沖器。在運(yùn)算放大器的輸出級后面連接一個(gè)單極點(diǎn)RC濾波器，以降低帶外噪聲。RC濾波器的截止頻率設(shè)為660kHz。然而，根據(jù)系統(tǒng)吞吐速率的要求，該參數(shù)可能有所不同。對于AD7091R未工作在最大吞吐速率下的系統(tǒng)，可降低濾波器的截止頻率。取決于模擬信號(hào)的輸入幅度和失調(diào)，可將AD8031運(yùn)算放大器配置成提供增益、衰減和電平轉(zhuǎn)換，以匹配ADC模擬輸入范圍的輸入信號(hào)擺幅。

表1. AD7091R在3 V、普通模式下的典型功耗與吞吐速率的關(guān)系

模式	I_DD	I_DRIVE	I_AMP (μA)	總電流 (μA)	總功耗 (mW)
關(guān)斷	550 nA	36 nA	766	767	2.3
靜態(tài)(上電、輸入接地、無時(shí)鐘)	21 μA	81 nA	766	787	2.4
工作(上電、10 kHz輸入、1 MSPS采樣)	368 μA	406 μA	766	1540	4.6
工作(上電、輸入接地、1 MSPS采樣)	344 μA	35 μA	766	1145	3.4
工作(上電、輸入接地、1 kSPS采樣)	57.8 μA	18.9 μA	766	843	2.5

注意，采樣時(shí)轉(zhuǎn)換開始脈沖寬度 = 20 ns，V_DD =V_DRIVE = 3 V.

圖2和圖3表示電路的積分非線性(INL)和微分非線性(DNL)曲線。注意INL和DNL低于±1 LSB。

圖2. 采樣速率為1 MSPS時(shí)的INL

圖2. 采樣速率為1 MSPS時(shí)的INL

圖3. 采樣速率為1 MSPS時(shí)的DNL

圖3. 采樣速率為1 MSPS時(shí)的DNL

圖4表示針對8192個(gè)樣本計(jì)算的FFT數(shù)據(jù)；采樣速率為1MSPS，模擬輸入頻率為10 kHz。SNR為70.44 dBFS。

圖4. 系統(tǒng)的FFT，輸入=10 kHz，采樣頻率=1 MSPS

圖4. 系統(tǒng)的FFT，輸入=10 kHz，采樣頻率=1 MSPS

該電路必須構(gòu)建在具有較大面積接地層的多層印刷電路板(PCB)上。為實(shí)現(xiàn)最佳性能，必須采用適當(dāng)?shù)牟季帧⒔拥睾腿ヱ罴夹g(shù)(請參考指南MT-031、指南MT-101以及 CN-0247 設(shè)計(jì)支持包中展示 AD7091R評估板布局)。

根據(jù)應(yīng)用和傳感器的具體要求，可以更改AD7091R和AD8031周圍的器件值。例如，可配置緩沖器以提供增益和失調(diào)，并且RC濾波器的截止頻率可根據(jù)采樣頻率和輸入頻率而變化。

有關(guān)完整的文檔包，包括原理圖、電路板布局以及物料清單(BOM)，請參考http://www.analog.com/CN0247-DesignSupport