使用MATLAB和Simulink算法創(chuàng)建FPGA原型（一）

　　例如，圖5展示了DDC濾波器鏈路中低通濾波器第一階段浮點(diǎn)與定點(diǎn)仿真結(jié)果的差異。這些差異是因定點(diǎn)量化所致。上方圖形顯示了浮點(diǎn)與定點(diǎn)仿真結(jié)果的重疊效果。下方圖形顯示了圖中每一點(diǎn)的量化誤差。工程師可能需要根據(jù)設(shè)計(jì)規(guī)范來(lái)增加小數(shù)位數(shù)以減小由此引出的量化誤差。

　　除了選擇小數(shù)位數(shù)之外，工程師還需要優(yōu)化字長(zhǎng)，實(shí)現(xiàn)低功耗和區(qū)域優(yōu)化的設(shè)計(jì)。

　　在DDC案例研究中，工程師使用Simulink定點(diǎn)模塊組將部分?jǐn)?shù)字濾波器鏈路的字長(zhǎng)減少了8位之多（圖6）。