基于SCR結(jié)構(gòu)的納米工藝ESD防護(hù)器件研究

摘要：本文主要針對(duì)用于ESD防護(hù)的SCR結(jié)構(gòu)進(jìn)行了研究。通過(guò)對(duì)其ESD泄放能力和工作機(jī)理的研究，為納米工藝下的IC設(shè)計(jì)提供ESD保護(hù)。本文的研究主要集中在兩種常見(jiàn)的SCR上，低觸發(fā)電壓SCR（LVTSCR）與二極管輔助觸發(fā)SCR（DTSCR）。本文也對(duì)以上兩種SCR結(jié)構(gòu)進(jìn)行了改進(jìn)，使得其能夠在不同工作環(huán)境和相應(yīng)電壓域下達(dá)到相應(yīng)的ESD防護(hù)等級(jí)。本文的測(cè)試與分析基于傳輸線脈沖測(cè)試儀（TLP）與TCAD仿真進(jìn)行，通過(guò)對(duì)SCR中的正反饋工作機(jī)理的闡述，證明了SCR結(jié)構(gòu)是一種新穎有效的ESD防護(hù)器件。

　　1 引言靜電放電（ESD）現(xiàn)象，一直是困擾集成電路設(shè)計(jì)與制造的一個(gè)難題。在整個(gè)集成電路的制造。封裝。運(yùn)輸過(guò)程中都會(huì)產(chǎn)生靜電，并對(duì)集成電路造成可能的損壞。每年，因ESD導(dǎo)致的電子產(chǎn)品失效所占比例從23%到72%不等。尤其是當(dāng)集成電路制造進(jìn)入納米工藝（《90nm）以后，隨著MOS晶體管尺寸的減小，集成電路整體的抗ESD能力愈發(fā)下降，而ESD應(yīng)力本身并不會(huì)隨著工藝尺寸的減小而減弱。另一方面，工作電壓的降低。射頻以及功率電路的特殊應(yīng)用環(huán)境。IO端口的尺寸限制都對(duì)ESD防護(hù)結(jié)構(gòu)提出了更高更加細(xì)化的要求。

　　ESD防護(hù)器件主要分為二極管。MOS管和SCR結(jié)構(gòu)。其中二級(jí)管結(jié)構(gòu)簡(jiǎn)單，寄生效應(yīng)少，適合射頻領(lǐng)域的ESD防護(hù)，不會(huì)給電路引入過(guò)多的寄生參數(shù)。而MOS管常采用柵接地的形式（GGNMOS），因其良好的工藝兼容性。各項(xiàng)ESD性能較為折中被廣泛的應(yīng)用于集成電路IO端口的防護(hù)之中。相比前兩者，硅控整流器（SCR）結(jié)構(gòu)有著最高的ESD效率。在相同的面積之下，SCR結(jié)構(gòu)能夠達(dá)到二極管或MOS 管結(jié)構(gòu)的數(shù)倍ESD防護(hù)效果。但因?yàn)镾CR的I-V曲線呈現(xiàn)一種深回滯的狀態(tài)，容易導(dǎo)致ESD防護(hù)失效和閂鎖效應(yīng)的發(fā)生，這使得普通的SCR結(jié)構(gòu)一般不能直接用于集成電路的ESD防護(hù)。需要針對(duì)不同電路的工作環(huán)境和工作電壓，對(duì)SCR結(jié)構(gòu)進(jìn)行相應(yīng)的改進(jìn)設(shè)計(jì)。低觸發(fā)電壓SCR（LVTSCR）與二極管輔助觸發(fā)SCR（DTSCR）就是兩種較為成功的SCR改進(jìn)結(jié)構(gòu)。

　　2 LVTSCR結(jié)構(gòu)概述LVTSCR是最早應(yīng)用于ESD防護(hù)的SCR結(jié)構(gòu)之一，其結(jié)構(gòu)特點(diǎn)是SCR中內(nèi)嵌了一個(gè)GGNMOS的結(jié)構(gòu)（圖1），帶來(lái)的好處是觸發(fā)電壓的大幅度降低，基本能夠?qū)CR的觸發(fā)電壓降低到同工藝下的GGNMOS的水平。

　　一個(gè)65nm工藝下的典型50um單叉指LVTSCR的TLP測(cè)試曲線如圖2所示。該LVTSCR 的回滯點(diǎn)在6.8V，維持電壓點(diǎn)2.6V.50um單叉指的It2能夠達(dá)到2.4A.為對(duì)于圖2中回滯點(diǎn)附近放大部分的曲線觀察可以看到早在不到6V 時(shí)，LVTSCR就已經(jīng)呈現(xiàn)開啟的狀態(tài)，有微弱的電流流過(guò)LVTSCR.6V左右的開啟電壓這與同樣線寬下的GGNMOS觸發(fā)電壓是非常接近的，這部分電流正是在瞬態(tài)ESD條件下流過(guò)LVTSCR溝道部分的電流。

　　正是因?yàn)橛辛藘?nèi)嵌的柵結(jié)構(gòu)，使得LVTSCR能夠獲得與相同工藝下GGNMOS一樣的觸發(fā)，實(shí)現(xiàn)低電壓開啟的目的。另外還是要注意到，盡管采用了內(nèi)嵌柵實(shí)現(xiàn)觸發(fā)電壓的降低，LVTSCR的維持電壓依舊是比較低的，如此低的維持電壓非常容易發(fā)生閂鎖效應(yīng)，為此必須對(duì)LVTSCR進(jìn)行提高維持電壓的設(shè)計(jì)。

　　對(duì)于SCR結(jié)構(gòu)，最為常用的提高維持電壓的方法就是拉伸SCR中兩個(gè)寄生三極管結(jié)構(gòu)的基區(qū)寬度。

　　通過(guò)降低三極管的電流放大能力來(lái)減弱SCR開啟后正反饋的效果，最終達(dá)到提高維持電壓的目的。

　　圖3（a）中的Dl控制的是LVTSCR的寄生NPN三極管的基區(qū)寬度。通過(guò)不斷增加D1的寬度，可以獲得具有高維持電壓的LVTSCR結(jié)構(gòu)。圖4中實(shí)心部分的曲線就是采用了不同Dl的LVTSCR所獲得的TLP測(cè)試曲線，可以觀察到隨著D1從 lure增加到4um，LVTSCR的維持電壓從最低的3.2V增加到了5V.如此高的維持電壓僅與觸發(fā)電壓有著不到2V的工作區(qū)間，避免了ESD防護(hù)失效和閂鎖效應(yīng)的發(fā)生。

　　盡管達(dá)到了提高維持電壓的目的，圖3（a）中的方法畢竟還是缺乏效率。因?yàn)橹皇窃跈M向上增加器件的寬度，所以帶來(lái)的是ESD器件整體面積的增大，這對(duì)于目前寸土寸金的IO口來(lái)說(shuō)，顯然是一種不能夠接受的方案。為了更好地利用起硅片面積，做到有效提高維持電壓的目的，本文