基于DSP的視頻采集系統(tǒng)仿真設計
數(shù)字圖象處理技術在電子通信與信息處理領域得到了廣泛的應用,設計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義。
在研究基于DSP的視頻監(jiān)控系統(tǒng)時,考慮到高速實時處理及實用化兩方面的具體要求,需要開發(fā)一種具有高速、高集成度等特點的視頻圖象信號采集系統(tǒng),為此系統(tǒng)采用專用視頻解碼芯片和復雜可編程邏輯器件(CPLD)構成前端圖象采集部分。設計上采用專用視頻解碼芯片,以CPLD器件作為控制單元和外圍接口,以FIFO為緩存結構,能夠有效地實現(xiàn)視頻信號的采集與讀取的高速并行,具有整體電路簡單、可靠性高、集成度高、接口方便等優(yōu)點,無需更改硬件電路,就可以應用于各種視頻信號處理系統(tǒng)中。使得原來非常復雜的電路設計得到了極大的簡化,并且使原來純硬件的設計,變成軟件和硬件的混合設計,使整個系統(tǒng)的設計增加柔韌性。
1 系統(tǒng)硬件平臺結構
系統(tǒng)平臺硬件結構如圖1所示。整個系統(tǒng)分為兩部分,分別是圖象采集系統(tǒng)和基于DSP主系統(tǒng)。前者是一個基于SAA7110A/SAA7110視頻解碼芯片,由復雜可編程邏輯芯片CPLD實現(xiàn)精確采樣的高速視頻采集系統(tǒng);后者是通用數(shù)字信號處理系統(tǒng),它主要包括:64K WORD程序存儲器、64K WORD數(shù)據(jù)存儲器、DSP、時鐘產(chǎn)生電路、串行接口及相應的電平轉換電路等。
系統(tǒng)的工作流程是,首先由圖象采集系統(tǒng)按QCIF格式精確采集指定區(qū)域的視頻圖象數(shù)據(jù),暫存于幀存儲器FIFO中;由DSP將暫存于FIFO中的數(shù)據(jù)讀入DSP的數(shù)據(jù)存儲器中,與原先的幾幀圖象數(shù)據(jù)一起進行基于H.263的視頻數(shù)據(jù)壓縮;然后由DSP將壓縮后的視頻數(shù)據(jù)平滑地從串行接口輸出,由普通MODEM或ADSL MODEM傳送到遠端的監(jiān)控中心,監(jiān)控中心的PC機收到數(shù)據(jù)后進行相應的解碼,并將還原后的視頻圖象進行顯示或進行基于WEB的廣播。
2 視頻信號采集系統(tǒng)
2.1 視頻信號采集系統(tǒng)的基本特性
一般的視頻信號采集系統(tǒng)一般由視頻信號經(jīng)箝位放大、同步信號分離、亮度/色度信號分離和A/D變換等部分組成,采樣數(shù)據(jù)按照一定的時序和總線要求,輸出到數(shù)據(jù)總線上,從而完成視頻信號的解碼,圖中的存儲器作為幀采樣緩沖存儲器,可以適應不同總線、輸出格式和時序要求的總線接口。
視頻信號采集系統(tǒng)是高速數(shù)據(jù)采集系統(tǒng)的一個特例。過去的視頻信號采集系統(tǒng)采用小規(guī)模數(shù)字和模擬器件,來實現(xiàn)高速運算放大、同步信號分離、亮度/色度信號分離、高速A/D變換、鎖相環(huán)、時序邏輯控制等電路的功能。但由于系統(tǒng)的采樣頻率和工作時鐘高達數(shù)十兆赫茲,且器件集成度低,布線復雜,級間和器件間耦合干擾大,因此開發(fā)和調(diào)試都十分困難;另一方面,為達到精確采樣的目的,采樣時鐘需要和輸人的視頻信號構成同步關系,因而,利用分離出來的同步信號和系統(tǒng)采樣時鐘進行鎖相,產(chǎn)生精確同步的采樣時鐘,成為設計和調(diào)試過程中的另一個難點。同時,通過實現(xiàn)亮度、色度、對比度、視頻前級放大增益的可編程控制,達到視頻信號采集的智能化,又是以往系統(tǒng)難以完成的。關于這一點,在系統(tǒng)初期開發(fā)過程中已有深切體會[1]。
基于以上考慮,本系統(tǒng)采用了SAA7110A作為視頻監(jiān)控系統(tǒng)的輸入前端視頻采樣處理器。
2.2 視頻圖象采集系統(tǒng)設計
SAA7110/SAA7110A是高集成度、功能完善的大規(guī)模視頻解碼集成電路[2]。它采用PLCC68封裝,內(nèi)部集成了視頻信號采樣所需的2個8bit模/數(shù)轉換器,時鐘產(chǎn)生電路和亮度、對比度、飽和度控制等外圍電路,用它來替代原來的分立電路,極大地減小系統(tǒng)設計的工作量,并通過內(nèi)置的大量功能電路和控制寄存器來實現(xiàn)功能的靈活配置。SAA7110/SAA7110A可應用的范圍包括桌面視頻、多媒體、數(shù)字電視機、圖象處理、可視電話、視頻圖象采集系統(tǒng)等領域。
評論