傳授壓箱絕技：從SoC設計人員那都了解不到的功耗管理問題

當今的系統(tǒng)設計人員受益于芯片系統(tǒng)（SoC）設計人員在芯片級功耗管理上的巨大投入。但是對于實際能耗非常小的系統(tǒng)，系統(tǒng)設計團隊必須要知道，實際是怎樣進行SoC功耗管理的。他們必須對整個系統(tǒng)進行功耗規(guī)劃。他們必須針對最終用戶體驗到的系統(tǒng)使用模式建立精確的模型。這些都不是簡單的任務，把所有這些方法合在一起也還不夠。系統(tǒng)設計人員必須要理解片內功耗管理過程以及系統(tǒng)其它部分之間的相互作用，或者，他們會發(fā)現(xiàn)，盡可能降低功耗會導致效率降低，甚至是嚴重的故障。

　　這些難題并不會隨時間變化而逐漸變得簡單。芯片設計人員在提高能效方面嘗試了很多方法，提出了聽起來非常激進的想法。在今年的設計自動化大會（DAC）的一次小組討論中，TI專家Clive Bittlestone說：“有很多種方法，我們正在嘗試全部使用它們。芯片設計人員要盡可能降低功耗而忽略了回報，可能導致加重系統(tǒng)設計人員的工作。而對于節(jié)能，系統(tǒng)設計是一個新的前沿領域。Bittlestone承認：“在晶體管級，我們已經達到了飽和。下一最關鍵的問題是在系統(tǒng)級?！?/P>

　　SoC設計人員所做的工作

　　正如Bittlestone所建議的，SoC功耗管理技術所采用的方法一直在不斷增加。這包括一些很普通的方法，對管芯之外的任何東西都是透明的。但是，也有需要系統(tǒng)其它部分主動參與的方法，有些對外部電路還會產生重要影響。

　　有幾種門級功耗管理方法，應用在IC設計流程中，對于系統(tǒng)設計人員而言是透明的。例如，對于基于單元設計的設計工具——至少一個FPGA品牌，可以在具有較大泄漏的高速單元和低泄漏電流慢速單元之間自動進行選擇。綜合工具可以分析邏輯，插入時鐘邏輯門，關斷任何寄存器的時鐘，使得在其工作周期中看不到明顯的數(shù)據(jù)變化。這類方法能夠顯著降低功耗，不需要來自系統(tǒng)其它部分的任何輸入，對性能也不會有任何影響。

　　其它方法則需要來自系統(tǒng)管理硬件或者軟件的大量幫助。一個例子是動態(tài)電壓頻率調整（DVFS）。在DVFS中，軟件估算系統(tǒng)在某一模式下，模塊所需要的最佳性能。然后，軟件指導模塊——通常是CPU或者加速器，以足夠的時鐘頻率運行，滿足系統(tǒng)要求，而電壓則剛好滿足該頻率要求。同一原理更嚴格的方法是模塊級電源選通。在這個例子中，軟件確定目前還不需要模塊，切斷模塊的電源。

　　很顯然，這些方法需要系統(tǒng)軟件知道某一模式下系統(tǒng)的資源需求，例如 圖1 所示。這些知識要求兩類很難獲得的信息：實際最終用戶將在系統(tǒng)中采用的使用模式，每一模式中的系統(tǒng)資源和性能要求。例如，用戶的智能電話要求蜂窩射頻和GPS接收器同時工作嗎？如果是，那么，GPS能夠進入低功耗近似跟蹤模式，或者，它需要進行恰當?shù)膶崟r糾正嗎？確定模塊在一定時間內需要以多快的速度運行——即使它可能會被關斷，這并不是一個簡單的任務。

　　圖1.視頻/播放/錄像模式（頂部）、DVR回放模式（中間），以及空閑模式（底部）所需要的系統(tǒng)資源。

　　除了上面的信息，系統(tǒng)設計人員必須理解SoC各種功耗模式的延時和開銷成本。相對而言，這可能需要很長的時間來改變CPU的時鐘頻率，使其能夠保持狀態(tài)，關斷，然后重新恢復。系統(tǒng)中的其他器件能夠承受這些延時嗎？當系統(tǒng)空閑時，CPU內核能夠關斷嗎，或者需要電源失效以及喚醒等監(jiān)控功能嗎？

　　對于專用標準產品和微控制器，一般在數(shù)據(jù)表中很好的記錄了序列和延時信息。不一定記錄狀態(tài)改變時的能耗成本。即使有記錄，并不是一直能夠掌握SoC中的哪些模塊在一定時間內工作在哪一級。

　　SoC規(guī)劃人員提醒說：“這些芯片非常復雜。會有很多不同的功耗管理方法同時在工作。坦白的說，對于芯片而言最重要的方法是保密的——我們并沒有記錄它們。”

　　只要您使用供應商的參考設計，按照其設計人員提供的方法進行工作，那么，朋友之間最好保持一些秘密。但是，如