新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 龍芯處理器IP核的FPGA驗證平臺設(shè)計

龍芯處理器IP核的FPGA驗證平臺設(shè)計

作者: 時間:2013-06-16 來源:網(wǎng)絡(luò) 收藏
ck約束技術(shù)和人工干預(yù)布局布線,以達到預(yù)期目的。使用該平臺對所開發(fā)的SoC的各個模塊進行了驗證,并在lO MHz~70 MHz條件下與代碼前(后)仿真結(jié)果和SoC實測結(jié)果進行了比較,發(fā)現(xiàn)該平臺在多模塊、高速情況下,性能有所下降,如圖6所示,需進一步提高綜合和布局布線技術(shù)。


圖6各模塊實驗驗證結(jié)果比較

本文設(shè)計了基于國產(chǎn)I號的SoC的平臺,介紹了怎樣利用該平臺進行軟硬件協(xié)同設(shè)計、SoC系統(tǒng)移植、驗證和運行實時操作系統(tǒng)。在電壓設(shè)計、模塊選用甚至核的選用方面都考慮了升級擴展技術(shù),可為其他SoC的驗證所借鑒。驗證結(jié)果表明,基于I號CPU 的SoC可成功運行Linux嵌入式程序及VxWorks。

負(fù)離子發(fā)生器相關(guān)文章:負(fù)離子發(fā)生器原理

上一頁 1 2 下一頁

關(guān)鍵詞: 龍芯 處理器 IP核 FPGA驗證

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉