EMI控制方法：屏蔽、濾波、接地二

　　屏蔽效率是對屏蔽體進(jìn)行性能評估的一個(gè)指數(shù)，它的表達(dá)式為：

　　SE(db)=A+R+B

　　1) 其中A為吸收損耗，吸收損耗是指電磁波穿過屏蔽罩時(shí)能量損耗的數(shù)量，吸收損耗可以通過下面的公式計(jì)算：

　　AdB=1.314(f*σ*μ)1/2*t

　　f： 頻率(MHz) μ：銅的導(dǎo)磁率 σ：銅的導(dǎo)電率 t：屏蔽體厚度

　　2) R指反射損耗，反射損耗(近場)的大小取決于電磁波產(chǎn)生源的性質(zhì)以及與波源的距離。對于桿狀或直線形發(fā)射天線而言，離波源越近波阻抗越高，然后隨著與波源距離的增加而下降，但平面波阻抗則無變化(恒為377)。相反，如果波源是一個(gè)小型線圈，則此時(shí)將以磁場為主，離波源越近波阻抗越低，波阻抗隨著與波源距離的增加而增加，但當(dāng)距離超過波長的六分之一時(shí)，波阻抗不再變化，恒定在377處。反射損耗隨波阻抗與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決于屏蔽罩與波源之間的距離。這種情況適用于小型帶屏蔽的設(shè)備。

　　近場反射損耗可按下式計(jì)算：

　　R(電)db=321.8-(20*lg r)-(30*lg f)-[10*lg(μ/σ)]

　　R(磁)db=14.6+(20*lg r)+(10*lg f)+[10*lg(μ/σ)]

　　其中r指波源與屏蔽之間的距離。

　　3) SE算式最后一項(xiàng)是校正因子B，其計(jì)算公式為：

　　B=20lg[-exp(-2t/σ)]

　　此式僅適用于近磁場環(huán)境并且吸收損耗小于10dB的情況。由于屏蔽物吸收效率不高，其內(nèi)部的再反射會(huì)使穿過屏蔽層另一面的能量增加，所以校正因子是個(gè)負(fù)數(shù)，表示屏蔽效率的下降情況。

　　也就是說，我們想抑制住EMI，必須提高屏蔽效率，那么，屏蔽材料的選擇也變得很重要了.只有如金屬和鐵之類導(dǎo)磁率高的材料才能在極低頻率下達(dá)到較高屏蔽效率。這些材料的導(dǎo)磁率會(huì)隨著頻率增加而降低，另外如果初始磁場較強(qiáng)也會(huì)使導(dǎo)磁率降低，還有就是采用機(jī)械方法將屏蔽罩作成規(guī)定形狀同樣會(huì)降低導(dǎo)磁率。

　　在高頻電場下，采用薄層金屬作為外殼或內(nèi)襯材料可達(dá)到良好的屏蔽效果，但條件是屏蔽必須連續(xù)，并將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個(gè)法拉第籠)。然而在實(shí)際中要制造一個(gè)無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個(gè)部分進(jìn)行制作，因此就會(huì)有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。

　　設(shè)計(jì)屏蔽罩的困難在于制造過程中不可避免會(huì)產(chǎn)生孔隙，而且設(shè)備運(yùn)行過程中還會(huì)需要用到這些孔隙。制造、面板連線、通風(fēng)口、外部監(jiān)測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設(shè)計(jì)中對與電路工作頻率波長有關(guān)的溝槽長度作仔細(xì)考慮是很有好處的。

　　任一頻率電磁波的波長為：波長(λ)=光速(C)/頻率(Hz)

　　當(dāng)縫隙長度為波長(截止頻率)的一半時(shí)，RF波開始以20dB/lO倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發(fā)射頻率越高衰減越嚴(yán)重，因?yàn)樗牟ㄩL越短。當(dāng)涉及到最高頻率時(shí)，必須要考慮可能會(huì)出現(xiàn)的任何諧波，

　　一旦知道了屏蔽罩內(nèi)RF輻射的頻率及強(qiáng)度，就可計(jì)算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對1GHz(波長為300mm)的輻射衰減，則150mm的縫隙將會(huì)開始產(chǎn)生衰減，因此當(dāng)存在小于150mm的縫隙時(shí)，1GHz輻射就會(huì)被衰減。所以對1GHz頻率來講，若需要衰減20dB，則縫隙應(yīng)小于15 mm(150mm的1/10)，需要衰減26dB時(shí)，縫隙應(yīng)小于7.5mm(15mm的1/2以上)，需要衰減32dB時(shí)，縫隙應(yīng)小于3.75mm(7.5mm的1/2以上)。

　　可采用合適的導(dǎo)電襯墊使縫隙大小限定在規(guī)定尺寸內(nèi)，從而實(shí)現(xiàn)這種衰減效果。由于接縫會(huì)導(dǎo)致屏蔽罩導(dǎo)通率下降，因此屏蔽效率也會(huì)降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時(shí)可獲得100dB的衰減。在需要穿孔時(shí)，可利用厚屏蔽罩上面小孔的波導(dǎo)特性;另一種實(shí)現(xiàn)較高長度直徑比的方法是附加一個(gè)小型金屬屏蔽物，如一個(gè)大小合適的襯墊。上述原理及其在多縫情況下的推廣構(gòu)成多孔屏蔽罩設(shè)計(jì)基礎(chǔ)。

　　多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風(fēng)孔等等，當(dāng)各孔間距較近時(shí)設(shè)計(jì)上必須要仔細(xì)考慮。下面是此類情況下屏蔽效率計(jì)算公式

　　SE=[20lg(fc/o/σ)]-10lg n其中f截止頻率n：孔洞數(shù)目

　　注意此公式僅適用于孔間距小于孔直徑的情況，也可用于計(jì)算金屬編織網(wǎng)的相關(guān)屏蔽效率。

　　接縫和接點(diǎn)：電焊、銅焊或錫焊是薄片之間進(jìn)行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導(dǎo)電的金屬填滿，保持高阻狀態(tài).導(dǎo)電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會(huì)散發(fā)出去。EMI襯墊是一種導(dǎo)電介質(zhì)，用于填補(bǔ)屏蔽罩內(nèi)的空隙并提供連續(xù)低阻抗接點(diǎn)。

　　墊片系統(tǒng)：一個(gè)需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產(chǎn)生較高導(dǎo)電率。襯墊和墊片之間導(dǎo)電性太差會(huì)降低屏蔽效率，另外接合處如果少了一塊則會(huì)出現(xiàn)細(xì)縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。

　　確保導(dǎo)通性首先要保證墊片表面平滑、干凈并經(jīng)過必要處理以具有良好導(dǎo)電性，這些表面在接合之前必須先遮住;另外屏蔽襯墊材料對這種墊片具有持續(xù)良好的粘合性也非常重要。導(dǎo)電襯墊的可壓縮特性可以彌補(bǔ)墊片的任何不規(guī)則情況。

　　所有襯墊都有一個(gè)有效工作最小接觸電阻，設(shè)計(jì)人員可以加大對襯墊的壓縮力度以降低多個(gè)襯墊的接觸電阻，當(dāng)然這將增加密封強(qiáng)度，會(huì)使屏蔽罩變得更為彎曲。大多數(shù)襯墊在壓縮到原來厚度的30%至70%時(shí)效果比較好。因此在建議的最小接觸面范圍內(nèi)，兩個(gè)相向凹點(diǎn)之間的壓力應(yīng)足以確保襯墊和墊片之間具有良好的導(dǎo)電性。

　　另一方面，對襯墊的壓力不應(yīng)大到使襯墊處于非正常壓縮狀態(tài)，因?yàn)榇藭r(shí)會(huì)導(dǎo)致襯墊接觸失效，并可能產(chǎn)生電磁泄漏。與墊片分離的要求對于將襯墊壓縮控制在制造商建議范圍非常重要，這種設(shè)計(jì)需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產(chǎn)生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結(jié)構(gòu)彎曲。

　　壓縮性也是轉(zhuǎn)動(dòng)接合處的一個(gè)重要特性，如在門或插板等位置。若襯墊易于壓縮，那么屏蔽性能會(huì)隨著門的每次轉(zhuǎn)動(dòng)而下降，此時(shí)襯墊需要更高的壓縮力才能達(dá)到與新襯墊相同的屏蔽性能。在大多數(shù)情況下這不太可能做得到，因此需要一個(gè)長期EMI解決方案。

　　如果屏蔽罩或墊片由涂有導(dǎo)電層的塑料制成，則添加一個(gè)EMI襯墊不會(huì)產(chǎn)生太多問題，但是設(shè)計(jì)人員必須考慮很多襯墊在導(dǎo)電表面上都會(huì)有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時(shí)間增長這種磨損會(huì)降低襯墊接合處的屏蔽效率，并給后面的制造商帶來麻煩。

　　如果屏蔽罩或墊片結(jié)構(gòu)是金屬的，那么在噴涂拋光材料之前可加一個(gè)襯墊把墊片表面包住，只需用導(dǎo)電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機(jī)械固件對EMI襯墊進(jìn)行緊固，例如帶有塑料鉚釘或壓敏粘結(jié)劑(PSA)的“C型”襯墊。襯墊安裝在墊片的一邊，以完成對EMI的屏蔽。

　　推廣開來說，不僅僅針對高頻電路，一般系統(tǒng)都需要進(jìn)行屏蔽，這是因?yàn)榻Y(jié)構(gòu)本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現(xiàn)實(shí)之間還是有差別。例如在計(jì)算某個(gè)頻率下襯墊的大小和間距時(shí)還必須考慮信號的強(qiáng)度，如同在一個(gè)設(shè)備中使用了多個(gè)處理器時(shí)的情形。表面處理及墊片設(shè)計(jì)是保持長期屏蔽以實(shí)現(xiàn)EMC性能的關(guān)鍵因素。