基于實驗方法揭示競爭冒險的成因奧秘一

1引言

　　本文依據測試結果進行研究，給出10 Hz～1 MHz TTL信號下競爭冒險的成因見解。

　　2 競爭冒險的測試

　　2.1 競爭冒險概念

　　在數字電路中，如果輸入端信號之間存在著時間延遲[1]，那么輸出端有可能產生干擾脈沖 [1-2]。當干擾脈沖幅度達到開門電平，對后級電路、敏感電路將會造成危害。將時間延遲比作競爭，干擾脈沖比作冒險，即所謂的“競爭冒險”。競爭冒險的核心是干擾脈沖，研究競爭冒險實質是研究干擾脈沖。

　　2.2 測試電路

　　經過對多種邏輯電路的試驗和比較，能同時在脈沖信號上升沿、下降沿產生干擾脈沖，異或門表現突出。現以異或門74LS86芯片為例，設計出7 級異或門競爭冒險測試電路。

　　異或運算表達式：Z = AB+AB，其輸入相同(0 0，1 1)，輸出為0;輸入不同(0 1，1 0)，則輸出為1。若將A、H端接入TTL數字信號源， B～G端接1態(tài)，分析奇數門A7的輸入和輸出。信號源初始態(tài)假設為0，即H為0，Z6 為0，A7輸入為0 0，則Z7為0;假設為1，即H為1， Z6為1，A7輸入為1 1，則Z7仍為0。經分析：當A、 H接入信源，B～G都為1態(tài)時，A7 的輸入或為0 0或為1 1，而Z7都為0。由于H、Z 6是延遲信號(兩信號間存在時間延遲)，所以， Z7示波器觀測時將會顯示出一根帶有干擾脈沖的橫亮線。

　　2.3 測試方法

　　競爭冒險的測試，主要是對時間延遲 t和干擾脈沖幅度Vp-p的測試 [1，3]。為對干擾脈沖全面認識，本文同時也對干擾脈沖寬度(簡稱干脈寬) tp、干擾脈沖1 0狀態(tài)位置(簡稱干脈態(tài)) Vp1/Vp0進行了測試。

　?、艑、H端接入100 kHz TTL信號，B～G端接1態(tài)。示波器探極Y1、Y2分別接入 H、Z6端，反復調節(jié)示波器捕捉測試對象，測出時間延遲 t，即上升沿t≈75ns，下降沿t≈90ns。

　?、票３症艤y試條件和方法，只將探極Y2改接到Z7，測出干擾脈沖幅度V p-p。即上升沿Vp-p≈2.9V，下降沿 Vp-p≈2.6V。

　?、钦螲，Z6，Z 7為完整的上升沿、下降沿競爭冒險波形(見圖4) tp，Vp1/ Vp0參數標在圖中。

　　3 競爭冒險的產生條件

　　3.1 干擾脈沖產生過程

　　在上升沿：當先到的H由0→1過渡上升了Vp-p≈1.9V為1態(tài)，此時的Z 6也在上升(約上升0.6V)但仍為0態(tài)，H、 Z6的異或使Z7由0變1;當后到的 Z6也由0→1過渡上升了Vp-p ≈3.3V為1態(tài)，此時H、Z6都為1態(tài)，它們的異或使 Z7由1回到0，所以Z7 的橫亮線上瞬間產生出干擾脈沖。

　　時間延遲t≈75ns，干擾脈沖幅度 Vp-p≈2.9V，干脈寬tp ≈80ns，干脈態(tài)Vp1位置在H上升約1.9V處的垂線上，Vp0位置在Z6 上升約3.3V處的垂線上。根據干脈寬tp ，可知另一干脈態(tài)Vp0位置。